智慧財產法院行政判決
102年度行專訴字第87號民國103年1月8日辯論終結原 告 楊顯評訴訟代理人 陳昭誠 專利師複代理人 潘柏均 專利代理人被 告 經濟部智慧財產局代 表 人 王美花（局長）住同上訴訟代理人 謝文元
參 加 人 日月光半導體製造股份有限公司代 表 人 張虔生上列當事人間因發明專利異議事件，原告不服經濟部中華民國10
2 年5 月29日經訴字第10206102360 號訴願決定，提起行政訴訟，本院依職權裁定參加人獨立參加被告之訴訟，本院判決如下︰
主 文訴願決定及原處分均撤銷。
被告對於原告就申請號第000000000 號「半導體晶片封裝基板」發明專利異議事件（第000000000PO1號），應依本判決之法律見解另為處分。
原告其餘之訴駁回。
訴訟費用由被告負擔二分之一，餘由原告負擔。
事實及理由
一、事實概要：參加人前於民國89年9 月13日以「半導體晶片封裝基板」向被告申請發明專利，經其編為第00000000號審查，准予專利（下稱系爭專利）。公告期間，原告於91年9 月9 日以系爭專利有違核准審定時專利法第20條第1 項第1 款及第2 項之規定，不符發明專利要件，對之提起異議（下稱系爭案）。
旋參加人於91年12月9 日提出系爭專利補充修正申請書（含申請專利範圍），案經被告依該申請專利範圍修正本審查，於93年11月29日以（93）智專三㈡04099 字第09321055380號專利異議審定書為「異議不成立」之處分。原告不服，訴經經濟部以94年11月2 日經訴字第09406138480 號訴願決定書撤銷該處分，責由被告另為適法之處分。參加人不服，訴經台北高等行政法院95年度訴字第66號判決「駁回原告（即參加人）之訴」，並於95年11月28日確定。被告重為審查，於96年3 月9 日以（96）智專三㈡04099 字第09620139400號專利異議審定書為「異議不成立」之處分。原告不服，提起訴願，訴經經濟部以96年7 月23日經訴字第09606071300號訴願決定書為「訴願駁回」後，復提起行政訴訟，案經台北高等行政法院以96年度訴字第3260號判決，為「原告（即原告）之訴駁回」。原告提起上訴，經最高行政法院98年度判字第1503號判決以系爭專利91年12月9 日修正本之申請專利範圍第13項及第16項已超出其原公告本範圍等由，將原判決廢棄，發交本院另為適法之裁判。本院復於99年6 月10日以99年度行專更㈠字第1 號判決，將訴願決定及該處分均撤銷確定。被告乃重為審查，參加人並於100 年10月11日再次提出系爭專利補充修正申請書（含申請專利範圍），案經被告認其專利範圍修正未變更實質，准予修正，並依該申請專利範圍修正本審查，於101 年11月30日以（101 ）智專三㈡04099 字第10121355220 號專利異議審定書為「異議不成立」之處分。原告不服，提起訴願，經經濟部102 年5 月29日經訴字第10206102360 號決定駁回，遂向本院提起行政訴訟。本件判決之結果，倘認原處分及訴願決定應予撤銷，參加人之權利或法律上之利益將受損害，本院依職權命參加人獨立參加本件訴訟。
二、原告聲明求為判決：㈠訴願決定及原處分均撤銷。㈡命被告為異議成立撤銷專利權之處分。並主張：
㈠原告追加證據3 以及證據4 ，作為系爭發明專利案，不具進
步性之新證據，引證3 （下稱證據3 ）為1994年5 月31日公開之日本平第0-000000號「積體電路用封裝」專利案。引證
4 （下稱證據4 ）為1998年4 月10日公開之日本特開平第00-00000號「面實裝型半導體封裝」專利案。
㈡系爭專利申請專利範圍第1 及7 項，不具進步性：
⒈引證1 （89年5 月21日公告之中華民國新型專利公告第00
000000號「一種電源接腳排列結構」專利案，下稱證據1）說明書第6 頁已揭露，如同系爭專利申請專利範圍第1及7 項所載，其二者內容相同。系爭專利說明書第7 頁所謂之技術手段與功效亦已見於證據1 第6 頁之教示，可知系爭專利修正後申請專利範圍第1 及7 項非具有「顯然的進步」，不符專利法暨專利審查基準有關進步性之相關規定。
⒉系爭專利申請專利範圍第1 及7 項之封裝基板及封裝構造
之技術內容，證據1 之第3 圖亦揭示該接地球及電源球係可相互混合設置一起。惟如前述證據1 第6 頁所載「為了降低R/L/ C值則須讓接線長度越短越好」已揭示可達等同系爭專利說明書第7 頁之功效可知，於相同功效之下，「彼此交錯排列」僅為單純之排列方式，難謂「彼此交錯排列」具有非顯而易知之技術特徵，故系爭專利申請專利範圍第1 及7 項不具進步性。
⒊系爭專利申請專利範圍第1 及7 項之內容，係運用證據1
之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⑴系爭專利申請專利範圍第1 項之技術特徵之(a)(c)已為證據1 之第4 圖、第5 圖及說明書第6 頁所揭露。
⑵系爭專利申請專利範圍第1 項之技術特徵之(b) 已為證據1 之第6 圖揭露。
⑶系爭專利申請專利範圍第1 項之技術特徵之(d) 已為證據1 之第3 圖揭露。
⑷系爭專利申請專利範圍第1 項之內容，係運用證據1 及
證據3 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性。
⑸系爭專利申請專利範圍第7 項之內容，係運用證據1 之
既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性。系爭專利申請專利範圍第1 及7 項之封裝基板及封裝構造之差異主要在於第7 項之封裝構造復具有錫球和半導體晶片，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，且為證據1 第5 圖所揭示，並非系爭專利技術特徵。
⑹系爭專利申請專利範圍第7 項之內容，係運用證據1 及
證據3 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性。
㈢系爭專利申請專利範圍第2 至16項，亦僅係運用證據1 及引
證2 （2000年3 月31日公開之日本特開第0000-00000號「BG
A 封裝」專利案，下稱證據2 ）之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性。
㈣系爭專利申請專利範圍第2 及8 項，係運用證據1 及2 或運
用證據1 至3 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⒈依證據1 之第1 、2 、3 、5 及6 圖及證據2 之1 、3 、
4 、6 、8 及9 圖即明顯可知在晶片覆蓋區下方設有複數個接墊。又如證據2 之第1 及6 圖所示中央部位的端子4、及端子56，與晶片覆蓋區邊界之間至少留有一定之距離。是以系爭專利範圍第2 及第8 項之第三接墊，已為上開證據1 及證據2 之圖式所揭露。
⒉系爭專利申請專利範圍第2 及8 項之封裝基板及封裝構造
之差異主要在於第8 項之封裝構造復具有錫球和半導體晶片，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，並非系爭專利技術特徵。故即便系爭專利修正後申請專利範圍第8 項增加第三接墊之構件，仍僅為運用證據1 及2 之既有技術或知識之簡單變化，不具進步性。故組合證據3 顯能輕易完成系爭專利申請專利範圍第8 項。
㈤系爭專利申請專利範圍第3 及9 項，係組合證據1 及2 、組
合證據1 至3 、組合證據1 、2 及4 、或組合證據1 至4 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⒈系爭專利於晶片覆蓋區邊界正下方位置設置接墊之技術特
徵，已為證據2 所揭露，至於在該等位置所設置之接墊種類是否為虛墊，則非達成系爭發明之功效所問，且為熟習技藝者所能輕易推及，證據2 之第1 及6 圖之接墊3 及接墊55亦已揭示「複數個接墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置」。至於該等接墊是否為虛墊，由於在該基板下表面對應於該晶片覆蓋區邊界正下方之位置設置接墊（不論是否為虛墊），其主要係在提供強化及穩定封裝構造與底座基板間的結合，而增進其銲料連接可靠性。因此不論設置之接墊是否為虛墊，其皆可達到前述功效於該位置設置接墊以提供強化及穩定構造與底座基板間結合之功效，而為熟悉該項技術所可輕易思及。
⒉又系爭專利所自承之實施態樣，如系爭案第9 圖及其專利
說明書第10頁所示，不論該晶片邊緣下方之接墊是否係為虛墊均可達到相同之功效，而為熟悉該項技術者所可輕易思及。故系爭專利申請專利範圍第3 及9 項僅為既有技術或知識之簡單變化，而為熟習該項技術者運用證據1 及2、或運用證據1 至3 所能輕易完成。
⒊證據4 已足證明設置虛墊，為熟習技術者之慣用手段。證
據4 第2 圖及摘要所示，已揭示「配置在焊球22配置區7的角落15a-15d 的焊球22a 為不與IC晶片17接續的虛球」。可知在半導體封裝領域，虛墊的設置已為熟習該項技術者的慣用手段。因此，系爭專利申請專利範圍第3 及9 項僅為既有技術或知識之簡單變化，而為熟習該項技術者運用證據1 、2 及4 、或運用證據1 至4 所能輕易完成。
⒋系爭專利申請專利範圍第3 及9 項之封裝基板及封裝構造
之差異主要在於第9 項之封裝構造復具有錫球和半導體晶片，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，並非系爭專利技術特徵。故系爭案修正後申請專利範圍第9 項僅為既有技術或知識之簡單變化，而為熟習該項技術者運用證據1 及2 所能輕易完成。
㈥系爭專利申請專利範圍第4 及10項，係組合證據1 及2 、組
合證據1 至3 、組合證據1 、2 及4 或組合證據1 至4 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⒈系爭專利申請專利範圍第4 項所載技術特徵，其差異僅在
於第4 項係依附第1 項。因此，系爭專利於晶片覆蓋區邊界正下方位置設置接墊之技術特徵，已為證據2 所揭露，至於在該等位置所設置之接墊種類是否為虛墊，則非欲達成系爭發明之功效所問，且為熟習技藝者所能輕易推及。
此外，系爭專利所自承之實施態樣亦支持此論點，如系爭專利第9 圖及其專利說明書第10頁所示，亦即不論該晶片邊緣下方之接墊是否係為虛墊均可達到相同之功效，而為熟悉該項技術者所可輕易思及。系爭專利申請專利範圍第10項亦同。
⒉系爭專利申請專利範圍第4 及10項之封裝基板及封裝構造
之差異主要在於第10項之封裝構造復具有錫球和半導體晶片，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，並非系爭專利技術特徵。故系爭專利申請專利範圍第10項之內容，係運用證據1 及證據2 、證據1 至3、證據1 至4 之既有技術或知識，而為熟習該項技術者所能輕易完成。
㈦於晶片下方設置之接墊究為一般接墊或虛墊，應非達成系爭
發明技術所需之必要技術特徵，系爭專利申請專利範圍第5及11項之內容，係運用證據1 及2 、或證據1 、2 及4 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⒈申請專利範圍第5 及第11項與第1 及第7 項之差異：系爭
專利申請專利範圍第5 及11項（獨立項）之封裝基板及封裝構造與第1 及7 項之差異僅在於第5 及11項未界定「該第一接墊之第一組以及第二組大致上係彼此交錯排列」，但記載之技術特徵，係如系爭專利申請專利範圍第4 及10項所載者。
⒉設置虛墊已為系爭專利申請時之習知技術：證據3 第2圖
及摘要末三行所示，可證在半導體封裝領域，系爭專利申請時，虛墊的設置已為熟習該項技術者的慣用手段。
⒊就系爭專利欲達成功效而言，晶片覆蓋區邊界正下方之接
墊，不須要為虛墊，再者就「設置虛墊」本身而言，早為本領域之習知技術，而之所以名為「虛墊」，即在於設置時不需考慮其是否訊號連接或失效。結合證據2 及證據3，可證明系爭專利之(d) 「複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置」之技術特徵，已為習知技術所揭露，故難謂系爭專利申請專利範圍第5 及11項具有進步性。
⒋系爭專利申請專利範圍第5 及11項之封裝基板及封裝構造
之差異主要在於第11項之封裝構造復具有錫球和半導體晶片，且進一步界定「該第一接墊之第一組以及第二組大致上係彼此交錯排列」，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，並非系爭專利技術特徵。故證據1 第6 頁倒數第4 行之記載，已揭示可達等同系爭專利說明書第7 頁第3 至4 行之之功效。可知系爭專利記載之「彼此交錯排列」技術特徵，係可輕易運用證據1 之所揭露之技術或知識讓接線長度越短越好，而所能輕易完成較佳之電性效能；而系爭專利申請專利範圍第11項之內容，係運用證據1 及證據2 、證據1 至3 、組合證據3 、證據
1 、2 及4 、證據1 至4 之既有技術或知識，而為熟習該項技術者所能輕易完成。
㈧系爭專利申請專利範圍第6 及12項之內容，係運用證據1 及
2 、證據1 至3 、證據1 、2 及4 、證據1 至4 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
系爭專利申請專利範圍第6 及12項之封裝基板及封裝構造係分別依附第5 及11項，第6 及12項之技術特徵主要在於「另包含複數個第三接墊設於該基板下表面對應於晶片覆蓋區下之位置，其中至少留有一定之距離在該複數個第三接墊與晶片覆蓋區邊界之間」。然如證據2 之第1 及6 圖所示，晶片覆蓋區下方設有複數個接墊，且中央部位的端子4 、56與晶片覆蓋區邊界之間至少留有一定之距離，由此可知，即便系爭專利修正後申請專利範圍第6 及12項增加第三接墊之構件，仍僅為運用既有技術或知識之簡單變化。
㈨系爭專利申請專利範圍第13及15項之內容，係運用引證1 及
2 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⒈證據1 之第5 圖接地球51即位於晶片覆蓋區邊界正下方，
並且如同先前所述證據2 之第1 及6 圖已揭示「複數個接墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置」，且由於在該基板下表面對應於該晶片覆蓋區邊界正下方之位置設置接墊（不論是否為接地墊），其主要係在提供強化及穩定封裝構造與底座基板間的結合，而增進其銲料連接可靠性，因此不論是在該基板下表面對應於該晶片覆蓋區邊界正下方之位置設置接墊是否為接地墊，其係可達到前述功效，而為熟悉該項技術所可輕易思及。
⒉至於「該複數個第二接墊係環繞該複數個第一接墊而設」
之技術特徵，證據1 第6 圖已揭示訊號球區63，是以該訊號球區63將設有複數接墊，以供植接錫球，且該訊號球區63環繞該接地球區61，可知此技術特徵為證據1 所揭露。
⒊至於「在該複數個第三接墊與晶片覆蓋區邊界之間至少留
有一定之距離」之部分，如證據2 之第1 及6 圖所示中央部位的端子4 、56與晶片覆蓋區邊界之間至少留有一定之距離，是以系爭專利申請專利範圍第13及15項中所載內容亦被揭露於證據1 及2 中，故系爭專利申請專利範圍第13及15項亦不具進步性。
⒋系爭專利申請專利範圍第13及15項之封裝基板及封裝構造
之差異主要在於第15項之封裝構造復具有錫球和半導體晶片，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，並非系爭專利技術特徵，運用證據1 及證據2 之既有技術或知識，而為熟習該項技術者所能輕易完成。
㈩系爭專利申請專利範圍第14及16項之內容，係運用引證1 及
2 之既有技術或知識，而為熟習該項技術者所能輕易完成，不具進步性：
⒈系爭專利申請專利範圍第14項之封裝基板之技術特徵，如
系爭專利第10圖所示，主要係在於「另包含複數個第四接墊328 設於該基板下表面對應於該接地環以及電源環週邊正下方之位置，其中該複數個第四接墊係全部電性連接至電源環」。然證據1 之第4 圖、第5 圖及說明書第6 頁第
2 段，已揭露設置在電源環週邊正下方之位置設有電源球之技術特徵。是以，即便系爭專利申請專利範圍第14項中增加第四接墊之界定，仍僅係運用證據1 之既有技術或知識的簡單變化，並無技術上的突破。故系爭專利申請專利範圍第14項之內容，不具進步性。
⒉系爭專利申請專利範圍第14及16項之封裝基板及封裝構造
之差異主要在於第16項之封裝構造復具有錫球和半導體晶片，其餘結構均相同，而該等錫球及半導體晶片均屬於習知技術，並非系爭專利技術特徵，運用證據1 及證據2 之既有技術或知識，而為熟習該項技術者所能輕易完成。
三、被告聲明：求為判決駁回原告之訴，並抗辯：㈠最高行政法院98年度判字第1503號與鈞院99年度行專更㈠字
第1 號判決書均未以「系爭專利不具新穎性及進步性」為由撤銷原處分，而台北高等行政法院96年度訴字第03260 號判決理由八業已清楚記載系爭專利「可以獲得較佳頻率響應」等之功效，故均非可由證據1 、2 之既有技術所能輕易完成在案。
㈡「證據1 、2 組合不足以證明系爭專利申請專利範圍第1-16
項不具進步性」之論點於台北高等行政法院96年度訴字第03
260 號判決可資參考，且已於原處分理由㈥亦詳述，事實上，在證據與理由相同的情況下，起訴理由只是一直重複提起曾經於行政救濟中，已經審理的實質技術內容而已。
㈢又「證據1 、2 均不足以證明系爭專利申請專利範圍第1-16
項不具進步性」之論點於於台北高等行政法院96年度訴字第03260 號判決理由七可資參考，亦已於原處分理由㈤詳述「證據1 、2 均不足以證明系爭專利申請專利範圍第1-16項不具進步性」。其次「證據1 、2 組合不足以證明系爭專利申請專利範圍第1-16項不具進步性」之論點於台北高等行政法院96年度訴字第03260 號判決可資參考，亦已於原處分理由㈥詳述。
㈣證據1 及3 不能證明系爭專利申請專利範圍第1 及7 項不具進步性：
在證據3 第2 圖揭示接地接腳3 和電源接腳4 彼此交錯排列，以及分別連接到所述印刷電路板的接地層與電源層，其中接地層可參考圖3 。證據3 充其量揭示系爭專利申請專利範圍1 及7 複數個第一接墊226 之第一組226a以及第二組226b大致上係彼此交錯排列之技術特徵，但是系爭專利申請專利範圍第1 及7 項之「第一接墊226 與接地環222 以及電源環
223 」之連接關係未揭露於證據3 中，由於證據3 之接地接腳3 和電源接腳4 分別連接到所述「印刷電路板」的「接地層」與「電源層」，「證據3 之接地接腳3 和電源接腳4 與接地層與電源層」與「系爭案申請專利範圍1 及7 之第一接墊226 與接地環222 以及電源環223 」所形成空間組態互相比較如下，系爭專利主要以電源及接地「環」形成於「同一平面空間」（即基板上表面），反觀，證據3 主要以接地「層」形成一平面空間，至於「電源層」未圖式，是以，二者空間組態完全不同，再者，系爭專利申請專利範圍1 及7 之「該複數個第一墊226 係位於該接地環222 以及電源環223週邊的正下方」亦未揭露於證據3 第2 圖中。又就證據1 及
3 組合動機，證據1 第4 圖主要以電源及接地「環」42、41形成於「同一平面空間」（即證據1 之基板43之一面）與證據3 主要以接地「層」形成一平面空間，至於電源層未圖式，是以，二者空間組態完全不同，難稱有組合動機。又即使組合證據1 第6 頁之「將接地球51直接設置在接地環41正下方，且電源球52直接設置在電源環42正下方」與證據3 之「接地接腳3 和電源接腳4 彼此交錯排列」下，系爭專利申請專利範圍1 及7 之該複數個第一墊226 係位於該接地環222以及電源環223 「週邊的」正下方亦未揭露於證據1 及3 中。
㈤證據1 及2 及3 不能證明系爭專利申請專利範圍2 及8 不具進步性：
系爭專利申請專利範圍第2 及8 項分別為申請專利範圍第1及7 項之附屬項，包含所依附獨立項之全部技術特徵，關於「證據1 、2 組合不足以證明系爭專利申請專利範圍第1-16項不具進步性」之論點於台北高等行政法院96年度訴字第03
260 號判決可資參考，亦已於原處分理由㈥詳述，又證據1及3 不足以證明系爭專利申請專利範圍第1 及7 項不具進步性已如前述，另外系爭專利申請專利範圍第1 及7 項之該複數個第一墊226 係位於該接地環222 以及電源環223 「週邊的」正下方亦未揭露於證據1 至3 中，是以證據1 及2 及3不足以證明系爭專利申請專利範圍第1 及7 項不具進步性，則證據1 及2 及3 不足以證明系爭專利申請專利範圍第2 及
8 項不具進步性。㈥證據1 及2 及3 或證據1 及2 及4 或證據1 及2 及3 及4 不能證明系爭專利申請專利範圍第3 及9 項不具進步性：
「證據1 、2 組合不足以證明系爭專利申請專利範圍第1-16項不具進步性」之論點於台北高等行政法院96年度訴字第03
260 號判決可資參考，亦已於原處分理由㈥詳述。且證據1及2 及3 不足以證明系爭專利申請專利範圍第1 及7 項不具進步性，均已如前述。又系爭專利申請專利範圍第3 及9 項與證據4 相比較，證據4 揭示虛設球22a 設置於本體15的四角處，系爭專利申請專利範圍第3 及9 項進一步界定之「複數個虛墊（dummy pad ）設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置」並未揭示證據4 ，更遑論系爭專利申請專利範圍第1 及7 項之「該複數個第一墊226 係位於該接地環222 以及電源環223 「週邊的」正下方」已揭露於證據4 ，綜上，證據1 及2 及3 或證據1 及2 及4 或證據1 及
2 及3 及4 均不足以證明系爭專利申請專利範圍第1 及7 項不具進步性，故證據1 及2 及3 或證據1 及2 及4 或證據1及2 及3 及4 不足證明系爭專利申請專利範圍第3 及9 項不具進步性。
㈦證據1 及2 及3 或證據1 及2 及4 或證據1 及2 及3 及4 不能證明系爭專利申請專利範圍第4 及10項不具進步性：
證據1 及2 及3 或證據1 及2 及4 或證據1 及2 及3 及4 不足以證明系爭專利申請專利範圍第1 及7 項不具進步性已如前述。故證據1 及2 及3 或證據1 及2 及4 或證據1 及2 及
3 及4 不足以系爭專利申請專利範圍第4 及10項不具進步性。
㈧證據1 及2 及4 不能證明系爭專利申請專利範圍第5 及11項不具進步性：
「證據1 、2 組合不足以證明系爭專利申請專利範圍第1-16項不具進步性」之論點於台北高等行政法院96年度訴字第03
260 號判決可資參考，亦已於原處分理由㈥詳述，已如前述，證據4 揭示虛設球22a 設置於本體15的四角處，系爭專利申請專利範圍第5 及11項進一步界定之複數個虛墊（dummy
pad ）設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置未揭示於證據4 ，再者，系爭專利申請專利範圍第5 及11項之該複數個第一墊22 6係位於該接地環222 以及電源環
223 「週邊的」正下方亦未揭露於證據4 中，是以證據1 及
2 及4 不足以證明系爭專利申請專利範圍第5 及11項不具進步性。
㈨證據1 及2 及4 不能證明系爭專利申請專利範圍6 及12不具進步性：
系爭專利申請專利範圍第6 及12項分別為申請專利範圍第5及11項之附屬項，包含所依附獨立項之全部技術特徵，證據
1 及2 及4 不足以證明系爭專利申請專利範圍第5 及11項不具進步性已如前述，是以證據1 及2 及4 不足以證明系爭專利申請專利範圍第6 及12項不具進步性。
四、參加人經合法通知，未於言詞辯論期日到場，亦未提出任何書狀為聲明或答辯。
五、兩造不爭執事項及爭點（本院卷第110至107頁）：㈠兩造不爭執事項：
⒈參加人所有之系爭第00000000號「半導體晶片封裝基板」
發明專利（即系爭專利），其100 年10月11日修正後申請專利範圍共計16項，第1 、5 、7 、11、13、15項為獨立項，餘為附屬項。
⑴第1 項為一種半導體晶片封裝基板，其具有一上表面及
一下表面，其中：該基板上表面包含一晶片覆蓋區、一接地環（ground ring ）以及一電源環（power ring）；該基板下表面包含複數個第一接墊（contact pad ）以及第二接墊，該複數個第一接墊係位於該接地環以及電源環週邊的正下方，該複數個第二接墊係環繞該複數個第一接墊而設，其中該複數個第一接墊係分為兩組，第一組係電性連接至接地環，而第二組係電性連接至電源環，並且該複數個第一接墊之第一組以及第二組大致上係彼此交錯排列。
⑵第5 項為一種半導體晶片封裝基板，其具有一上表面及
一下表面，其中：該基板上表面包含一晶片覆蓋區、一接地環（ground ring ）以及一電源環（power ring）；該基板下表面包含複數個第一接墊（contact pad ）、第二接墊以及複數個虛墊（dummy pad ），該複數個第一接墊係位於該接地環以及電源環週邊的正下方，該複數個第二接墊係環繞該複數個第一接墊而設，該複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置；其中該複數個第一接墊係分為兩組，第一組係電性連接至接地環，而第二組係電性連接至電源環。⑶第7 項為一種球格陣列（BGA ）封裝構造，其包含：一
基板，具有一上表面及一下表面，該基板上表面包含一晶片覆蓋區、一接地環以及一電源環，該基板下表面包含複數個第一接墊以及第二接墊，該複數個第一接墊係位於該接地環以及電源環週邊的正下方，該複數個第二接墊係環繞該複數個第一接墊而設，其中該複數個第一接墊係分為兩組，第一組係電性連接至接地環，而第二組係電性連接至電源環，並且該複數個第一接墊之第一組以及第二組大致上係彼此交錯排列；複數個錫球設於該基板之複數個墊（pad ）上；以及一半導體晶片設於該基板上表面之晶片覆蓋區，並且該晶片係電性連接至基板。
⑷第11項為一種球格陣列（BGA ）封裝構造，其包含：一
基板，具有一上表面及一下表面，該基板上表面包含一晶片覆蓋區、一接地環以及一電源環，該基板下表面包含複數個第一接墊、第二接墊以及複數個虛墊，該複數個第一接墊係位於該接地環以及電源環週邊的正下方，該複數個第二接墊係環繞該複數個第一接墊而設，該複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置，其中該複數個第一接墊係分為兩組，第一組係電性連接至接地環，而第二組係電性連接至電源環；並且該複數個第一接墊之第一組以及第二組大致上係彼此交錯排列；複數個錫球設於該基板之複數個墊（
pad ）上；以及一半導體晶片設於該基板上表面之晶片覆蓋區，並且該晶片係電性連接至基板。
⑸第13項為一種半導體晶片封裝基板，其具有一上表面及
一下表面，其中：該基板上表面包含一晶片覆蓋區、一接地環以及一電源環；該基板下表面包含複數個第一接墊、第二接墊以及第三接墊，該複數個第一接墊係位於該晶片覆蓋區邊界正下方之位置，該複數個第二接墊係環繞該複數個第一接墊而設，該複數個第三接墊係位於該晶片覆蓋區的正下方，其中該複數個第一接墊係全部電性連接至接地環，並且在該複數個第三接墊與晶片覆蓋區邊界之間至少留有一定之距離。
⑹第15項為一種球格陣列（BGA ）封裝構造，其包含：一
基板具有一上表面及一下表面，該基板上表面包含一晶片覆蓋區、一接地環以及一電源環，該基板下表面包含複數個第一接墊、第二接墊以及第三接墊，該複數個第一接墊係位於該晶片覆蓋區邊界正下方之位置，該複數個第二接墊係環繞該複數個第一接墊而設，該複數個第三接墊係位於該晶片覆蓋區的正下方，其中該複數個第一接墊係全部電性連接至接地環，並且在該複數個第三接墊與晶片覆蓋區邊界之間至少留有一定之距離；複數個錫球設於該基板之複數個墊（pad ）上；以及一半導體晶片設於該基板上表面之晶片覆蓋區，並且該晶片係電性連接至基板。
⒉原告所提異議證據：
⑴異議證據附件1 為系爭案專利說明書。
⑵異議證據附件2即證據1為89年5月21日公告之我國第391
563號「一種電源接腳排列結構」專利案（申請號為第00000000號）（即證據1）其公開日早於系爭專利申請日（89年9月13日），可為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術。
⑶異議證據附件3即證據2為2000年3月31日公開之日本特
開0000-000000號「ＢＧＡパッケ─ジ」專利案（即證據2 ），其公開日早於系爭專利案申請日（89年9 月13日），可為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術。
⑷本件行政訴訟程序中，原告追加之引證3即證據3為1994
年5 月31日公開之日本特開平0-000000號「集積回路用パッケ─ジ」專利案，其公開日早於系爭專利案申請日（89 年9月13日），可為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術，且依智慧財產案件審理法第33條第1 項之規定，本院仍應審酌之。
⑸本件行政訴訟程序中，原告追加之引證4即證據4為1998
年4 月10日公開之日本特開平00-000000號「面型半導体パッケ─ジ」專利案，其公開日早於系爭專利案申請日（89年9月13日），可為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術，且依智慧財產案件審理法第33條第1 項之規定，本院仍應審酌之。
㈡本件爭點：
⒈證據1 是否可證明系爭專利申請專利範圍第1 項不具進步
性？⒉證據1 與證據3 之組合是否可證明系爭專利申請專利範圍
第1 項不具進步性？⒊證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第2 項不具進步性？⒋證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第2 項不具進步性？⒌證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第3 項不具進步性？⒍證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第3 項不具進步性？⒎證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第3 項不具進步性？⒏證據1 、證據2 、證據3 與證據4 之組合是否可證明系爭
專利申請專利範圍第3 項不具進步性？⒐證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第4 項不具進步性？⒑證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第4 項不具進步性？⒒證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第4 項不具進步性？⒓證據1 、證據2 、證據3 與證據4 之組合是否可證明系爭
專利申請專利範圍第4 項不具進步性？⒔證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第5 項不具進步性？⒕證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第5 項不具進步性？⒖證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第6 項不具進步性？⒗證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第6 項不具進步性？⒘證據1 是否可證明系爭專利申請專利範圍第7 項不具進步
性？⒙證據1 與證據3 之組合是否可證明系爭專利申請專利範圍
第7 項不具進步性？⒚證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第8 項不具進步性？⒛證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第8 項不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第9 項不具進步性？證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第9 項不具進步性？證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第9 項不具進步性？證據1 、證據2 、證據3 與證據4 之組合是否可證明系爭
專利申請專利範圍第9 項不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第10項不具進步性？證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第10項不具進步性？證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第10項不具進步性？證據1 、證據2 、證據3 與證據4 之組合是否可證明系爭
專利申請專利範圍第10項不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第11 項 不具進步性？證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第11項不具進步性？證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第11項不具進步性？證據1 、證據2 、證據3 與證據4 之組合是否可證明系爭
專利申請專利範圍第11項不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第12 項 不具進步性？證據1 、證據2 與證據3 之組合是否可證明系爭專利申請
專利範圍第12項不具進步性？證據1 、證據2 與證據4 之組合是否可證明系爭專利申請
專利範圍第12項不具進步性？證據1 、證據2 、證據3 與證據4 之組合是否可證明系爭
專利申請專利範圍第12項不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第13 項 不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第14 項 不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第15 項 不具進步性？證據1 與證據2 之組合是否可證明系爭專利申請專利範圍
第16 項 不具進步性？
六、本院得心證之理由：㈠按利用自然法則之技術思想之高度創作，而可供產業上利
用者，固得依法申請取得發明專利。然發明係申請前已見於刊物或已公開使用者；或係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成時，則不得依法申請取得發明專利。90年10月24日修正公布之專利法第19條、第20條第1 項前段、第20條第1 項第1 款及第2 項分別定有明文。查系爭案係於89年9 月13日申請，經被告於91年6 月11日准予專利，故本件關於系爭專利有無具備進步性要件之判斷，應依核准審定時有效之90年10月24日修正公布之專利法為斷。
㈡適用法律之基準時：
按申請人於發明專利申請之次日起15個月後，僅得於下列各款之期日或期間內補充、修正說明書或圖式：1.申請實體審查之同時。2.申請人以外之人申請實體審查者，於申請案進行實體審查通知送達之次日起3 個月內。3.專利專責機關核駁理由先行通知申復之期間內。4.申請再審查之同時，或得補提再審查理由書之期間內。5.異議答辯期間內。6.專利專責機關依職權審查通知答辯之期間內。依前
3 項所為之補充、修正，不得變更申請案之實質。於審定公告後提出之補充、修正，並須有下列各款情事之一始得為之：1.申請專利範圍過廣。2.誤記之事項。3.不明瞭之記載。90年10月24日修正公布之專利法第44條之1 第3 項、第4 項定有明文。被告作成本件異議審定時為101 年11月30日，其適用之92年2 月6 日修正公布之專利法第136條規定，即本法92年1 月3 日修正施行前，已提出之異議案，適用修正施行前之規定。本件為發明專利異議事件，因本件異議案之申請日為91年9 月9 日，就系爭案於異議階段，參加人於100 年10月11日異議答辯期間修正本件申請專利範圍，申請專利範圍修正本是否可准予修正，應適用90年10月24日修正公布之專利法第44條之1 規定。經查參加人係依據本院99年度行專更㈠字第1 號判決意旨，於
100 年10月11日異議答辯期間修正本件申請專利範圍，修正範圍放棄91年12月9 日所提出有關「系爭案修正後之申請專利範圍第13項、第16項」修正回復以限縮為「原公告第19項及第21項」之內容，並且分別形成第13項及第15項，其所依附屬項由第20、22項分別伴隨修正第14項及第16項，其餘申請專利範圍第1項至第12項與91年12月9日所提出之申請專利範圍內容係完全相同，系爭案修正後之申請專利範圍共計16項，是參加人之100年10月11日之修正範圍，並未變更系爭專利申請案之實質，本院審認系爭案之100年修正本應准予修正，且兩造對此亦不爭執，是系爭案之上開申請專利範圍修正本既可准予修正，則本件有關系爭案是否具備進步性之專利要件，自應以其100年10 月11日申請專利範圍修正本為比對標的。是本件專利異議爭點，即為組合證據1、證據2、證據3、證據4等引證，是否可證明100年10月11日修正後系爭專利申請專利範圍如前述本件爭點所述有違反90年專利法第19條、第20條第1項第1款、第2款及第2項規定，致不具進步性。職是，本院依序探討系爭專利技術與申請專利範圍之內容、分析異議證據之技術特徵、並比對引證是否可證明系爭專利不具進步性，以認定原告主張系爭專利異議，是否有理由。
㈢系爭專利分析：
⒈系爭專利之技術內容：
系爭專利揭露一種半導體晶片封裝基板，其上表面包含一晶片覆蓋區用以承載該晶片、一接地環以及一電源環。該基板下表面包含複數個位於接地環以及電源環週邊正下方的第一接墊（contact pad ）以及環繞該複數個第一接墊而設第二接墊。值得注意的是該複數個第一接墊係分為兩組，第一組係電性連接至接地環，而第二組係電性連接至電源環。較佳地，該基板下表面設有複數個虛墊（dummy pad ）位於該晶片覆蓋區邊界正下方，以及複數個第三接墊位於該晶片覆蓋區正下方。（參系爭專利中文發明摘要，見申請卷第1卷第142頁，系爭專利主要圖式如附圖1所示）。
⒉系爭專利申請專利範圍分析：
系爭專利申請專利範圍，被告之審定係根據參加人於10
0 年10月11日所提申請專利範圍修正本審查，於101 年12月11日公告，共計16項，其中申請專利範圍第1 、5、7 、11、13及15為獨立項（業如前五、兩造不爭執事項⒈所述），其餘請求項分別為直接或間接依附於獨立項之附屬項，其內容為：
⑴第2 項：依申請專利範圍第1 項之半導體晶片封裝基
板，其另包含複數個第三接墊設於該基板下表面對應於晶片覆蓋區下之位置，其中至少留有一定之距離在該複數個第三接墊與晶片覆蓋區邊界之間。
⑵第3 項：依申請專利範圍第2 項之半導體晶片封裝基
板，其另包含複數個虛墊（dummy pad ）設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置。
⑶第4 項：依申請專利範圍第1 項之半導體晶片封裝基
板，其另包含複數個虛墊（dummy pad ）設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置。
⑷第6 項：依申請專利範圍第5 項之半導體晶片封裝基
板，其另包含複數個第三接墊設於該基板下表面對應於晶片覆蓋區下之位置，其中至少留有一定之距離在該複數個第三接墊與晶片覆蓋區邊界之間。
⑸第8 項：依申請專利範圍第7 項之球格陣列封裝構造
，其另包含複數個第三接墊設於該基板下表面對應於晶片覆蓋區下之位置，其中至少留有一定之距離在該複數個第三接墊與晶片覆蓋區邊界之間。
⑹第9 項：依申請專利範圍第8 項之球格陣列封裝構造
，其另包含複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置。
⑺第10項：依申請專利範圍第7 項之球格陣列封裝構造
，其另包含複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置。
⑻第12項依申請專利範圍第11項之球格陣列封裝構造，
其另包含複數個第三接墊設於該基板下表面對應於晶片覆蓋區下之位置，其中至少留有一定之距離在該複數個第三接墊與晶片覆蓋區邊界之間。
⑼第14項：依申請專利範圍第13項之半導體晶片封裝基
板，其另包含複數個第四接墊設於該基板下表面對應於該接地環以及電源環週邊正下方之位置，其中該複數個第四接墊係全部電性連接至電源環。
⑽第16項：依申請專利範圍第15項之球格陣列封裝構造
，其另包含複數個第四接墊設於該基板下表面對應於該接地環以及電源環週邊正下方之位置，其中該複數個第四接墊係全部電性連接至電源環。
㈣引證案技術分析：
⒈證據1之技術內容：
如前所述，證據1為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2項的先前技術。
證據1係有關於一種電源接腳排列結構，係設置於一具有複數個透孔之基板之一第一面，而在該基板之一第二面承放一具有複數條接線之晶片，該結構包含：複數個接地接腳，設置於該第一面並相對該晶片之位置上，係藉由該複數條接線並穿過該複數個透孔而與該晶片電連接，其係用以接地；複數個訊號接腳，設置於該第一面之周圍，係藉由該複數條接線並穿過該複數個透孔而與該晶片電連接，其係用以傳輸一訊號；以及複數個電源接腳，位於該複數個接地接腳與該複數個訊號接腳之間，係藉由該複數條接線並穿過該複數個透孔而與該晶片電連接，並圍繞於該複數個接地接腳四周，且與該複數個接地接腳及該複數個訊號接腳保持至少一接腳寬之距離，其係用以提供該電源給該晶片。（參證據1 摘要，見申請卷第1 卷第36至19頁及本院卷第60至69頁，證據
1 主要圖式如附圖2 所示）。⒉證據2之技術內容：
如前所述，證據2 為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術。
證據2 係有關於一種可以防止球柵陣列（BGA ）封裝錯誤作動的多層電路基板的構成電路，藉由在嵌合BGA 封裝的基板1 的導體球組成的端子陣列中，設置一個信號端子陣列抑制區6 ，該抑制區6 位於中央端子陣列區域
5 周邊排列的訊號端子2 區域中，而中央端子陣列區域
5 則設置有接地端子4 及電源端子3 ，可降低在電源端子3 和接地端子4 連接的電源層和接地層的中央端子陣列區域5 所形成之電感，進而提高系統的可靠性。（參證據2 摘要，見申請卷第1 卷第18至14頁及本院卷第70至72頁，證據2 主要圖式如附圖3 所示）。
⒊證據3之技術內容：
如前所述，證據3 為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術。
證據3 係有關於一種可以在不增加新結構的情況下，達到降低的電源干擾，減少電源系統的阻抗達到穩定地操作的半導體積體電路。藉由將PGA 封裝1 的接地接腳3和電源接腳4 連續由內向外配置於信號接腳2 的間隙，而防止印刷電路板的接地層的細線化。因此，使得在印刷電路板的接地層中產生的雜訊降低，而穩定地操作的半導體積體電路。（參證據3 摘要，見本院卷第763 至
75 頁 及第145 頁至151 頁，證據3 主要圖式如附圖4所示）。
⒋證據4之技術內容：
如前所述，證據4 為系爭專利核准審定時所適用之90年10月24日修正公布之專利法第20條第2 項的先前技術。
證據4 係有關於一種矩陣形狀之半導體封裝3 ，其基板
15 上 表面16a 安裝有IC晶片17，後表面16b 具有複數個呈矩形配置且被覆有焊料層的焊球22，焊球22焊接到印刷電路板2 的焊接墊8 。其中，至少在焊球22配置區域7的 角部15a-15d 上之焊球22a 為未連接到IC晶片17的虛擬焊球，以避免焊接缺陷而造成封裝基板的翹曲，並獲得具有優良可靠性的表面貼裝半導體封裝。（參證據4摘 要，見本院卷第76至78頁及152 至159 頁，證據
4 主要圖式如附圖5 所示）。㈤證據1 、證據3 之組合可證明系爭專利申請專利範圍第1項不具進步性：
⒈系爭專利申請專利範圍第1項與證據1、證據3組合比對如附表1所示。
⒉系爭專利申請專利範圍第1項與證據1、證據3之組合技術比對說明：
⑴經查證據1與系爭專利申請專利範圍第1項之差異僅在
於，證據1 並未揭示第一接墊之第一組以及第二組（即接地接墊及電源接墊）的排列方式為大致上係彼此交錯排列。惟該差異的技術已揭露於同為半導體晶片封裝領域之證據3 說明書及第2 圖：其中接地接腳3（黑色圓形）及電源接腳4（有斜線的白色圓）係彼此交錯排列於PGA 半導體封裝基板之一面（見本院卷第74頁反面、第146 頁及第151 頁），因此，相較於證據1 與證據3 之組合，系爭專利申請專利範圍第1項僅是將證據1 所揭示之半導體封裝基板中接地接墊與電源接墊分別位於接地環與電源環正下方的設置方式，改變為證據3 所揭示彼此交錯排列的設置方式，此種習知接地接墊與電源接墊排列方式之簡單改變，並未具有突出的技術特徵或顯然的進步，為熟習該項技術者所能輕易完成者，故證據1 與證據3 之組合足以證明系爭專利申請專利範圍第1 項不具進步性。
⑵被告辯稱證據3與系爭專利之空間組態完全不同、證
據1與證據3難稱有組合動機，及強行組合仍有部分技術特徵未被揭露而謂不足證明申請專利範圍第1項不具進步性云云。惟查證據1及證據3與系爭專利均同為半導體封裝之技術領域，本質上即為適合之證據組合，且證據3所揭示接地層與電源層之技術雖不同於系爭專利之接地環與電源環之技術特徵，惟據原告所主張證據3之技術特徵乃係為證明系爭專利申請專利範圍第1項所載之接地接墊及電源接墊彼此交錯排列之技術為習知技術，至於系爭專利申請專利範圍第1項所載之接地環與電源環之技術特徵則已揭露於證據1中；次查證據1 在說明書第6 頁之實施例，明確揭露在基板承載晶片的上表面使用接地環與電源環的技術，可以適用於基板下表面為接腳及焊接球之技術（見本院卷第63頁），而證據3 所揭露者即為接腳之技術，故證據1 與證據3 自無組合困難之情事，又證據1之接地環與電源環係位於基板表面，與證據3 所揭示之接地層係位於基板之內部，兩者在實施上亦無技術相衝突之情事。再查證據1 說明書第6 頁亦明確教示：「為了降低R/L/C 值，則需讓接線長度越短越好」（見本院卷第63頁），而熟習半導體封裝技術者將證據1 所揭示之接地接墊及電源接墊各自設置成一環的排列方式，並變化為證據3 所揭示之接地接墊及電源接墊彼此交錯排列成單環設置之技術時，故為了讓接線長度縮短，自當會將其設置於接地環以及電源週邊的正下方，因若不如此設置，勢必增加接線長度，是並無被告所稱證據組合後仍有未揭露的部分，故被告所辯不足採信。
㈥證據1 、證據2 、證據3 、證據4 之組合可證明系爭專利申請專利範圍第4 項不具進步性：
⒈系爭專利申請專利範圍第4項係直接依附申請專利範圍
第1項之附屬項，進一步界定另包含複數個虛墊(dummypad)設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置一。其與證據1 、證據2 、證據3 、證據4 組合比對如附表2 所示。
⒉如前所述，證據1 與證據3 之組合足以證明系爭專利申請專利範圍第1 項不具進步性。
經查證據4 在第2 圖及摘要揭示「其中焊球22之配置在配置區7 之至少的角落15a 至15d 的焊球22a ，係未與IC晶片17連接的虛焊球（dummy ball）」（見本院卷第
78 頁 及152 頁【解決手段】），再參酌證據4 圖1及圖2 所示虛焊球22a 係配置於封裝本體15（相當於系爭專利申請專利範圍第1 項所記載之半導體晶片封裝基板）的四個角落15a至15d ，以及說明書所載「…在回焊、焊接時，當因為封裝件本體15與印刷配線板2 之熱膨脹係數的不同所引起的負荷作用在封裝件本體15與印刷配線板2 的焊接部時，該負荷的大部分將會由上述虛焊球22a 與虛設焊墊的焊接部所承擔，因此，可防止上述負荷直接作用於焊墊8與焊球22的焊接部，而使該等焊墊8 與焊球22的焊接部不易產生不良。」（見本院卷第77至78頁及156 頁至157 頁），可知在封裝本體15與印刷電路板2 在焊球回焊的過程中，該虛焊球22a 可以負擔因封裝本體15與印刷電路板2 兩者熱膨脹係數不一致所形成的變形應力，從而減少其它焊墊8 與焊球22間失效的可能並提高產品良率。又再由據證1 第7 頁亦明確記載：「…更根據文獻得知，錫球（Solder Balls）位於晶片邊緣正下方，亦遭熱應力破壞，…」（見本院卷第63頁反面），亦即其教示晶片邊緣正下方也是焊球可能被破壞的位置。因此，相較於證據1 、證據2 、證據
3 與證據4 之組合，系爭專利申請專利範圍第4 項僅是將證據1 所揭示之半導體封裝基板中接地接墊與電源接墊分別位於接地環與電源環正下方的設置方式，改變為證據3 所揭示彼此交錯排列的設置方式，並將證據4 所揭示之封裝本體四個角落設置虛焊球22a 的技術，運用於證據1 所揭示晶片邊緣正下方，此種習知接地接墊與電源接墊排列方式及習知虛墊設置位置之簡單改變，為熟習該項技術者所能輕易完成者，故證據1 、證據2 、證據3 與證據4 之組合，足以證明系爭專利申請專利範圍第4 項不具進步性。
㈦證據1 、證據2 與證據4 之組合可證明系爭專利申請專利範圍第5 項不具進步性：
⒈系爭專利申請專利範圍第5項與證據1、證據2與證據4組合比對如附表3所示。
⒉系爭專利申請專利範圍第5項與證據1、證據2與證據4組合技術比對說明：
⑴證據1、證據2之組合與系爭專利申請專利範圍第5項
之差異僅在於，證據1及證據2組合並未揭示「複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置」。原告主張證據4用以補足證據1、證據2之組合未揭露的上揭技術特徵，證據4 在第2 圖及摘要揭示「其中焊球22之配置在配置區7 之至少的角落15a 至15d 的焊球22a ，係未與IC晶片17連接的虛焊球（dummy ball）」（見本院卷第78頁及152 頁【解決手段】），另參酌證據4 圖1 及圖2 所示虛焊球22
a 係配置於封裝本體15（相當於系爭專利申請專利範圍第5 項所記之半導體晶片封裝基板）的四個角落15
a 至15d ，以及說明書所載「…在回焊、焊接時，當因為封裝件本體15與印刷配線板2 之熱膨脹係數的不同所引起的負荷作用在封裝件本體15與印刷配線板2的焊接部時，該負荷的大部分將會由上述虛焊球22a與虛設焊墊的焊接部所承擔，因此，可防止上述負荷直接作用於焊墊8 與焊球22的焊接部，而使該等焊墊
8 與焊球22的焊接部不易產生不良。」（見本院卷第77至78頁及156 頁至157 頁），可知在封裝本體15與印刷電路板2 在焊球回焊的過程中，該虛焊球22a 可以負擔因封裝本體15與印刷電路板2 兩者熱膨脹係數不一致所形成的變形應力，從而減少其它焊墊8 與焊球22間失效的可能並提高產品良率。又再由據證1 第
7 頁亦明確記載：「…更根據文獻得知，錫球（Sold
er Balls）位於晶片邊緣正下方，亦遭熱應力破壞，…」（見本院卷第63頁反面），亦即其教示晶片邊緣正下方也是焊球可能被破壞的位置。故將證據4 所揭示之封裝本體四個角落設置虛銲球22a 的技術，運用於證據1 所揭示晶片邊緣正下方，亦能獲得減少其他焊球的破壞及提高產品良率之功效。
⑵因此，相較於證據1 、證據2 與證據4 之組合，系爭
專利申請專利範圍第5 項僅是將證據4 所揭示之在封裝本體四個角落設置虛焊球22a 的技術，運用於證據
1 所揭示之半導體封裝基板中運用於證據1 所揭示晶片邊緣正下方，而此種習知虛墊設置位置之簡單改變，為熟習該項技術者所能輕易完成者，故證據1 、證據2 與證據4 足以證明系爭專利申請專利範圍第5 項不具進步性。
㈧證據1 與證據3 之組合可證明系爭專利申請專利範圍第
7 項不具進步性：⒈系爭專利申請專利範圍第7項與證據1與證據3之組合比對如附表4所示。
⒉系爭專利申請專利範圍第7項與證據1與證據3之組合技術比對說明：
經查相較於證1 與證據3 之組合，系爭專利申請專利範圍第7 項僅是將證據1 所揭示之一種球格陣列（BG
A ）封裝構造基板中接地接墊與電源接墊分別位於接地環與電源環正下方的設置方式，改變為證據3 所揭示彼此交錯排列的設置方式，此種習知接地接墊與電源接墊排列方式之簡單改變，並未具有突出的技術特徵或顯然的進步，為熟習該項技術者所能輕易完成者，故證據1 與證據3 之組合足以證明系爭專利申請專利範圍第7 項不具進步性。
㈨證據1 、證據2 、證據3 與證據4 之組合可證明系爭專利申請專利範圍第10項不具進步性：
經查系爭專利申請專利範圍第4 項係直接依附申請專利範圍第1 項之附屬項，其另包含複數個虛墊（dummy pa
d ）設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置。而系爭專利申請專利範圍第10項係直接依附申請專利範圍第7 項之附屬項，其另包含複數個虛墊設於該基板下表面對應於該晶片覆蓋區邊界正下方之位置。故系爭專利申請專利範圍第10項所進一步界定之技術與申請專利範圍第4 項相同。又關於證據1 、證據2 、證據3 與證據4 之組合，足以證明系爭專利申請專利範圍第4 項不具進步性，已如前述。又如前所述，證據1 與證據3 之組合足以證明系爭專利申請專利範圍第7 項不具進步性，故證據1 、證據2 、證據3 與證據4 之組合，足以證明系爭專利申請專利範圍第10項不具進步性。
㈩證據1 、證據2 、證據3 與證據4 組合可證明系爭專利申請專利範圍第11項不具進步性：
⒈系爭專利申請專利範圍第11項與證據1、證據2、證據
3 與證據4組合比對如附表5所示。⒉系爭專利申請專利範圍第11項與證據1、證據2、證據3與證據4組合技術比對說明：
⑴證據1、證據2與證據4之組合與系爭專利申請專利
範圍第11項之差異在於，引證組合並未揭示申請專利範圍第11項之「該複數個第一接墊之第一組以及第二組大致上係彼此交錯排列」。
⑵惟如前所述，證據3 說明書及第2 圖，均說明接地
接腳3 （黑色圓形）電源接腳4 （有斜線的白色圓）係彼此交錯排列於PGA 半導體封裝基板之一面，故相較於證據1 、證據2 、證據3 與證據4 之組合，系爭專利申請專利範圍第11項僅是將證據1 所揭示之半導體封裝基板中接地接墊與電源接墊分別位於接地環與電源環正下方的設置方式，改變為證據
3 所揭示彼此交錯排列的設置方式，並將證據4 所揭示之封裝本體四個角落設置虛焊球22a 的技術，運用於證據1 所揭示晶片邊緣正下方，此種習知接地接墊與電源接墊排列方式及習知虛墊設置位置之簡單改變，為熟習該項技術者所能輕易完成者，故證據1 、證據2 、證據3 與證據4 之組合，足以證明系爭專利申請專利範圍第11項不具進步性。
七、綜上所述，證據1 、證據3 之組合可證明系爭專利申請專利範圍第1 項不具進步性；證據1 、證據2 、證據3 、證據4之組合可證明系爭專利申請專利範圍第4 項不具進步性；證據1 、證據2 與證據4 之組合可證明系爭專利申請專利範圍第5 項不具進步性；證據1 與證據3 之組合可證明系爭專利申請專利範圍第7 項不具進步性；證據1 、證據2 、證據3與證據4 之組合可證明系爭專利申請專利範圍第10項不具進步性；證據1 、證據2 、證據3 與證據4 組合可證明系爭專利申請專利範圍第11項不具進步性，即引證案可證明系爭專利申請專利範圍第1 項、第4 項、第5 項、第7項 、第10項、第11項不具進步性，有違審定時專利法第20條第2 項規定，關於此部分被告未及審酌證據3 、證據4 而為本件異議不成立之處分，即有未合，訴願決定未及糾正，亦有未洽。原告訴請撤銷訴願決定及原處分，此部分為有理由。惟由於原告於本件訴訟中始提出新證據3 、4 ，致被告無法於異議審查階段斟酌新證據是否可證明系爭專利不具進步性，參加人亦無陳述意見或修正專利之機會，為兼顧被告及參加人程序上之利益，本件有待發回由被告依本院上述法律見解，另為妥適之處分，故原告請求被告應作成異議成立之處分，為無理由，此部分應不予准許。
八、本件其餘爭點及兩造其餘攻擊防禦方法，均與本件判決結果不生影響，爰不逐一論述，併此敘明。
據上論結，本件原告之訴為一部有理由，一部無理由，爰依行政訴訟法第200 條第4 款、第104 條，民事訴訟法第79條，判決如
主文。中 華 民 國 103 年 1 月 22 日
智慧財產法院第一庭
審判長法 官 李得灶
法 官 歐陽漢菁法 官 林靜雯以上正本係照原本作成。
如不服本判決，應於送達後20日內，向本院提出上訴狀並表明上訴理由，其未表明上訴理由者，應於提起上訴後20日內向本院補提上訴理由書；如於本判決宣示後送達前提起上訴者，應於判決送達後20日內補提上訴理由書（均須按他造人數附繕本）。
上訴時應委任律師為訴訟代理人，並提出委任書（行政訴訟法第
241 條之1 第1 項前段），但符合下列情形者，得例外不委任律師為訴訟代理人（同條第1項但書、第2項）。
┌─────────┬────────────────┐│得不委任律師為訴訟│ 所 需 要 件 ││代理人之情形 │ │├─────────┼────────────────┤│（一）符合右列情形│1.上訴人或其法定代理人具備律師資││ 之一者，得不│ 格或為教育部審定合格之大學或獨││ 委任律師為訴│ 立學院公法學教授、副教授者。 ││ 訟代理人 │2.稅務行政事件，上訴人或其法定代││ │ 理人具備會計師資格者。 ││ │3.專利行政事件，上訴人或其法定代││ │ 理人具備專利師資格或依法得為專││ │ 利代理人者。 │├─────────┼────────────────┤│（二）非律師具有右│1.上訴人之配偶、三親等內之血親、││ 列情形之一，│ 二親等內之姻親具備律師資格者。││ 經最高行政法│2.稅務行政事件，具備會計師資格者││ 院認為適當者│ 。 ││ ，亦得為上訴│3.專利行政事件，具備專利師資格或││ 審訴訟代理人│ 依法得為專利代理人者。 ││ │4.上訴人為公法人、中央或地方機關││ │ 、公法上之非法人團體時，其所屬││ │ 專任人員辦理法制、法務、訴願業││ │ 務或與訴訟事件相關業務者。 │├─────────┴────────────────┤│是否符合（一）、（二）之情形，而得為強制律師代理之例││外，上訴人應於提起上訴或委任時釋明之，並提出（二）所││示關係之釋明文書影本及委任書。 │└──────────────────────────┘中 華 民 國 103 年 1 月 22 日
書記官 陳彥君