臺北高等行政法院判決 九十年度訴字第五九三七號
原 告 日商‧半導體能源研究所股份有限公司代 表 人 甲○○○董事訴訟代理人 丁○○訴訟代理人 林志剛律師（兼送達代收人）右 一 人複 代理 人 丙○○被 告 經濟部智慧財產局代 表 人 蔡練生（局長）住同右訴訟代理人 戊○○
乙○○右當事人間因發明專利申請事件，原告不服經濟部中華民國九十年八月十日經（九０）訴字第０九００六三一八九００號訴願決定，提起行政訴訟，本院判決如左：
主 文訴願決定及原處分均撤銷。
被告對於原告民國八十六年六月三十日第00000000號「半導體裝置及其製法」發明專利申請案，應依本判決之法律見解另為處分。
原告其餘之訴駁回。
訴訟費用由被告負擔二分之一，餘由原告負擔。
事 實
一、事實概要：緣原告前於民國（下同）八十六年六月三十日以「半導體裝置及其製法」向被告機關之前身經濟部中央標準局申請發明專利，經編為第00000000號（下稱系爭案）予以審查，不予專利。原告不服，申請再審查，並於八十九年八月二日申復時修正申請專利範圍（即將原申請專利範圍第一至十二項有關「裝置」部分分割出來成一獨立申請案，系爭案只剩下原申請專利範圍第十三至二十二項，計十項有關「製法」部分），案經被告准予修正，於八十九年十二月十五日以（九０）智專三（二）０四０二四字第０八九八七００一九三五號專利再審查核駁審定書為仍應不予專利之處分。原告不服，提起訴願，經遭駁回，遂向本院提起本件行政訴訟。
二、兩造聲明：㈠原告聲明求為判決：
⒈訴願決定及原處分均撤銷。
⒉被告應為准予本件發明專利申請之審定。
㈡被告聲明求為判決：駁回原告之訴。
三、兩造之爭點：系爭案是否係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成者，不具進步性？
甲、原告主張之理由：首先，就專利申請案之審查對象而言。由於專利申請案所請求被告給予專利保護
之標的，僅在於「申請專利範圍」所載各請求項。因此，被告審查專利申請案可否准予專利時，係就該案之「申請專利範圍」所記載各請求項，各別審查其是否符合專利要件，以決定可否給予專利保護。此所以被告發佈施行之專利審查基準，其第1-2-19頁至第1-2-20頁的「判斷進步性之基本原則」規定有下列二點：
第一點：「判斷進步性時，應依據申請專利範圍之請求項所載發明，判斷有無專
利法第二十條第二項之規定情事，如有則不具進步性，如無始具有進步性」。
第二點：「申請專利範圍之請求項有二項以上時，應就每一請求項各別判斷其進步性」。
本案「半導體裝置及其製法」發明在被告作成再審查核駁審定前，所修正之申請專利範圍，共有十項（八十九年八月二日修正）。其中僅第一、三、四等項為獨立項，其餘各項為各該獨立項之附屬項。第一項係請求「製造半導體裝置的方法」，第三、四等項係請求「製造CMOS半導體裝置的方法」。亦即，在八十九年八月二日修正後之本案申請專利範圍，僅請求製造方法專利，而不再請求裝置專利。
惟查被告對本案之審查，並未針對本案之「申請專利範圍」所載各請求項提出不予專利的理由，而只是提出籠統概括性的理由謂：「本案所提的技術藉由控制滲入通道區之Ｐ型雜質量，以精確控制臨界電壓，其基本特性在於藉由Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式，以精確控制在通道區中的Ｐ型雜質。惟其製程如初審附件一至三中使用含Ｐ型通道的薄膜電晶體相似，雖然其目的不同，但本案確為運用申請前的習知知識和技術，而為熟於該項技術者所能輕易完成者，不具進步性。申復書將申請專利範圍第一至第十二項刪除。而辯駁系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至滲入作用層上之熱氧化膜，此易於思及，很少將Ｐ型雜質滲入Ｎ作用層，除非另有目的，而本案二作用層（第一、二作用層分別為Ｐ型和Ｎ型），此易於思及，概CMOS本來就需要二層才能互補。故申復理由不成立，本案仍不具進步性」。
由此可見，被告在審查本案上，並未針對本案之「申請專利範圍」所載各請求項提出不予專利的理由，而只是提出籠統概括性的理由，難謂無可議之處。
被告機關，所引用之三個引證資料，分別為西元1985年之「Anomalous Leakage
Current in LPCVD Polysilicon MOSFET's」、1988年之「Inversion/Accumulation-Mode ploysilicon Thin-Film Transistors:Characterization
and Unified Modeling」、以及1983年之「P- channel MOSFET's in LPCVDPolysilicon」。被告機關引用上述之三個引證資料而論稱系爭案不具進步性之理由，係如下：
ａ本件系爭案之製程與該引證資料附件一至三所使用含Ｐ型通道之薄膜電晶體相似
，自屬運用申請前之習知技術，而為熟習該項技術者所能輕易完成（因其中引證資料附件一並非製程，在訴願決定書中已予排除不論，而僅說其能教導如何得到較好的MOSFET電流電壓特性，故原告在其後僅述及引證資料附件一與三，而不再論及引證資料附件一）。
ｂ本件系爭案經由熱氧化製程而使Ｐ型雜質元素僅摻入至Ｐ作用層上之熱氧化膜，
及二作用層（第一、二作用層分別為Ｐ型和Ｎ型），皆屬易於思及，蓋很少將Ｐ型雜質摻入至Ｎ型作用層中，除非另有目的；而CMOS本來就需要二層才能互補。
ｃ訴願機關之決定理由，則另稱引證資料附件三係有關多晶矽Ｐ通道MOSFET之運用
，與CMOS之二個MOSFET所組成者，兩者易於聯想，系爭案相較於引證資料附件三不具進步性。
事實上，被告機關在上述之理由中，所提出之本件系爭案與各引證案相互間「兩者近似」，以及訴願機關另稱由引證案三易於聯想到本件系爭案等之說法，根本不成立，其理由如下：
⒈就上述之理由ａ而言：引證資料附件二係將Ｐ型雜質同時摻入至Ｎ通道及Ｐ通道
半導體裝置，其無論如何，無法達成如本件系爭案之「精確的控制起始電壓，而達到Ｐ型半導體裝置及Ｎ型半導體裝置之起始電壓較為接近，以減少施加於閘極之電壓，在高可靠度下可減少功率消耗」之功效，可見本件系爭案具有進步性。且半導體裝置中，從來就沒有人將雜質在形成氧化膜之前予以滲入至作用層中，一般之摻入係如引證資料附件二，將雜質同時滲入至Ｐ型及Ｎ型之半導體裝置之作用層，且一般之摻入係在氧化膜形成之後摻入的。要將雜質摻入以達成特定之目的，對於熟知此技藝者皆知需考慮⑴使用何種雜質之摻入，是Ｐ型雜質或是Ｎ型雜質；⑵何時摻入，是在氧化層形成之前或是之後摻入；以及⑶摻入之構成濃度以及分佈。因此這些考慮點，皆需配合半導體裝置之目的而實施，並非如被告機關所言的那麼簡單，好像是不論是何種雜質之摻入，何種時機之摻入，以及何種構成之摻入，都變成不重要了，只要是具有Ｐ雜質之摻入於具有可稱為半導體裝置中，皆可統稱為「兩者近似」。此種觀點十分不合邏輯，亦不合理。
⒉就上述之理由ｂ而言：被告機關指稱「很少將Ｐ雜質摻入至Ｎ型半導體裝置中」
之此種論點，究竟與本件系爭案有何關係？被告機關並未說明清楚，因而使原告百思不解，因為本件系爭案係在形成Ｐ型半導體裝置之前，在作用層中形成Ｐ型雜質，何來「Ｐ型雜質滲入至Ｎ型半導體裝置中之道理」，此點是被告機關不瞭解本件系爭案之技術內容及特徵之證明之一；況且，如解說為係被告機關將Ｐ型半導體裝置誤植為Ｎ型半導體裝置之筆誤，而將之更正為「將Ｐ型雜質摻入至Ｐ型半導體裝置中」，則因本件系爭案之Ｐ型半導體裝置在植入Ｐ型雜質之時，根本尚未形成，再如何也無法稱本件系爭案係「將Ｐ型雜質摻入至Ｐ型半導體裝置中」，此點是被告機關不瞭解本件系爭案之技術內容及特徵之證明二。原告在此再次強調，本件系爭案係針對在形成Ｎ型半導體裝置及Ｐ型半導體裝置之前，只對於尚未形成Ｐ型半導體裝置及氧化層之下之作用層中，予以摻入Ｐ型雜質。原告所堅持的是，對於發明專利案件之審查，應先確實瞭解所欲審查之案件的技術內容及特徵之後，才可進行審查。今被告機關在不瞭解本件系爭案之技術內容及特徵下，就以自身錯誤認知之不同特徵而強加以審查，而訴願機關復因循苟且而不加詳查，以致不但發生審查對象錯誤之現象，而且顯示其審查之草率，罔顧原告之權利，實有損我國在國際上之形象，實不足取。
況且就半導體專業而言，被告機關所謂「很少將Ｐ型雜質滲入至Ｎ型半導體裝置中，除非另有目的」，此點也不知所云為何。因為只要稍有半導體裝置之常識者皆知，對於具有Ｐ型特性之半導體材質，施加N型雜質（反之亦然）之情形，乃係半導體之精神所在，故將Ｐ型雜質滲入至Ｎ型半導體裝置中，乃是常態的作法，豈有必要有「除非另有目的」之理。現成的引證資料附件二本身即是在Ｎ型半導體裝置之作用層上滲入Ｐ型雜質之例子，剛好可作為被告機關所說之反證。因而對於此點，不禁使人懷疑被告機關審查本案的審查人員所應具有之半導體專業能力，否則怎會有如此粗糙之審查現象。
另本件系爭案在說明書第五頁倒數第六行所提到之日本公開號第四─二０六九七一之美國對應案，即為美國專利第0000000號。且就發明之精神而言，被告機關以「除非另有目的」作為核駁理由，更為可議。因為所謂「除非另有目的」，正是要創作不同於習有技術之目的之發明的動機所在，也就是發明的真諦所在，怎麼可以用「除非另有目的」一詞作為核駁理由呢？⒊就上述之理由ｃ而言：引證資料附件三係在熱氧化處理執行之後，才摻入Ｐ型雜
質，且係對於多晶矽沈積。相反的，本件系爭案係熱氧化處理係在對於Ｐ通道半導體裝置之作用層導入Ｐ型雜質之後才處理，兩者之差異不是僅在於Ｐ型雜質可應用於CMOS半導體裝置而已，且引證資料附件三根本無法精確控制多晶矽中之Ｐ型雜質濃度或是精確控制起始電壓。因此，訴願機關提出由引證資料附件三易於聯想到本件系爭案之說法，顯然極不合邏輯。
其次，就被告對本案所提出之籠統概括性核駁理由而言。被告在認定事實上顯有
錯誤，難謂原處分無違法。茲分成下列各點，加以說明原處分認定事實錯誤之情形如下：
㈠關於被告所謂：「本案所提的技術藉由控制滲入通道區之Ｐ型雜質量，以精確控
制臨界電壓，其基本特性在於藉由Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式，而精確控制在通道區中的Ｐ型雜質」一點。
從上開被告之此點說法，即顯示被告之審查本案的人員，對於本案之特徵並沒有確實了解，以致發生誤認本案特徵之情形。事實上，本案之特徵乃在於「形成熱氧化膜之前，即將Ｐ型雜質滲入至通道區」，而非如被告所說的「經吸收而進入熱氧化膜之方式」。由此可見，原處分所認定之事實與客觀事實不符。
㈡關於被告所謂：「惟其製程如初審附件一至三中使用含Ｐ型通道之薄膜電晶體相似」一點。
事實上，如詳究該初審附件一至三，即知其確實如原告先前所述，該三引證附件與本案之特徵迴異，難稱「使用含Ｐ型通道薄膜電晶體相似」。此亦顯示原處分所認定之事實與客觀事實不符。
㈢關於被告所謂：「雖然其（本案與引證案）目的不同，但本案確為運用申請前的
習知知識和技術，而為熟於該項技術者所能輕易完成者，不具進步性。」一點。按此點乃被告綜合其前面所說的各點之結論，故其所謂「運用申請前之習知知識和技術」中之「知識和技術」，係指其「引證案」中之知識和技術而言。然本案之方法步驟，如原告前述，與引證案迴異，又如何可稱「係運用申請前之習知知識和技術」，故此點說法已不合理。
更何況根據被告發佈施行之專利審查基準第1-2-27頁「審查上應注意事項」第一項的記載：「進步性之審查，．．．，應確實依據引證資料所載之技術或知識，針對發明之技術內容，綜合發明之目的、功效，研判其是否克服選擇或結合之困難度，而獲得突出的技術特徵或顯然的進步，加以判斷」。可知發明之目的為判斷進步性之要素，既然被告明知本案與引證案之目的不同，其手段上之方法步驟又不同，又如何可稱為熟於該項技術者所能輕易完成者，不具進步性呢！由此可見，原處分所認定之事實與客觀事實不符。
㈣關於被告所謂：「很少將Ｐ型雜質滲入N作用層，除非另有目的」一點。
從被告之上述此論點，顯示出被告在審查上之草率。按就邏輯上而言，如說「很少將Ｐ型雜質滲入Ｎ作用層」，則此說法，即表示「很少有人會想到將Ｐ型雜質滲入Ｎ作用層」，如此反而更加確定本案具有進步性。至於「除非另有目的」之說法，又更進一步證明本案之發明「目的」，是他人所沒想到的，而使得本案之技術特徵，亦變成非他人所能想到之具有「突出之技術特徵」，則根據上述專利審查基準第1-2-27頁「審查上應注意事項」第一項的記載，更顯示本案具有進步性。
㈤關於被告所謂：「本案二作用層，乃易於思及」一點。
從被告之此點說法，顯示被告在基本上並未深入了解本案之技術內容，因為「二作用層」並非本案之技術特徵所在。此點從本案說明書及申請專利範圍中，即可清楚看出。則被告以非本案特徵之裝置或構件，而稱本案之製造方法為「易於思及」，實屬認定事實有錯誤。
至於訴願決定理由，其不合理之處如下：
㈠關於訴願決定所稱：「系爭案之製程與初審引證資料附件二及附件三（初審引證
一並非製程，但能教導如何得到較好之MOSFET電流電壓特性）所使用含Ｐ型通道之薄膜電晶體相似，係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成」乙節。
上述之引證案與本案難稱相似，原告在反駁被告之理由中已敘明，在此不再重複說明。至於含Ｐ型通道之薄膜電晶體，本來就俯拾皆是，亦非本案之特徵，自難作為認定本案能輕易完成之理由。
㈡關於訴願決定所稱：「⑴系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作
用層上之熱氧化膜，為易於思及⑵蓋將Ｐ型雜質滲入半導體之目的，在增加電洞之數目，同時減少電子之數目（因為電洞之數目和電子之數目的乘積固定），因此，滲雜Ｐ型雜質進入Ｐ型半導體乃易於思及（因為Ｐ型半導體之電洞數目比電子數目多），⑶若將Ｐ型雜質滲入Ｎ型半導體，則為滲入Ｐ型雜質的Ｎ型半導體之電子數目比滲入後的Ｎ型半導體的電子數目還多（滲雜Ｎ型半導體乃增加電子數目減少電洞數目），即失去滲雜之目的，⑷故Ｐ型雜質滲入Ｎ型半導體需另有目的，否則對半導體特性而言，意義不大，⑸即Ｐ雜質同時滲入至Ｐ型和Ｎ型通道並非常見，⑹訴願書所舉兩件美國專利，係屬特例」乙節。
就上述訴願決定之⑴「系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，為易於思及」一點而言：本案之特徵並非滲入至Ｐ作用層上之熱氧化膜，而係滲入至作用層中，如本案圖2B所示。
故訴願機關對此事實之認定顯有錯誤，則其根據此認定之錯誤事實，進而認定本案為易於思及，乃一錯再錯之認定。
就上述訴願決定之⑵「蓋將Ｐ型雜質滲入半導體之目的，在增加電洞之數目，同時減少電子之數目（因為電洞之數目和電子之數目的乘積固定），因此，滲雜Ｐ型雜質進入Ｐ型半導體乃易於思及」一點而言：本案係將Ｐ型雜質滲入至作用層，而非一般之滲雜Ｐ型雜質進入Ｐ型半導體。故訴願機關對此事實之認定顯有錯誤，則其根據此認定之錯誤事實，進而認定本案為易於思及，乃一錯再錯之認定。
就上述訴願決定之⑶「若將Ｐ型雜質滲入Ｎ型半導體，則為滲入Ｐ型雜質的Ｎ型半導體之電子數目比滲入後的Ｎ型半導體的電子數目還多（滲雜Ｎ型半導體乃增加電子數目減少電洞數目），即失去滲雜之目的」一點而言：須知Ｐ型半導體中滲入Ｎ雜質，或是Ｎ型半導體中滲入Ｐ雜質，乃係半導體製程之基本應用，對於熟知此技藝者，並無所謂「失去滲雜之目的」之理。故訴願機關之此論點，反而強烈影響到原告對其所應具有之半導體基本知識的信心。
就上述訴願決定之⑷「故Ｐ型雜質滲入Ｎ型半導體需另有目的，否則對半導體特性而言，意義不大」一點而言：須知Ｐ型雜質滲入Ｎ型半導體，對半導體特性而言，其意義是否大，應在於其功效。故其所言顯然有所偏。
就上述訴願決定之⑸「即Ｐ雜質同時滲入至Ｐ型和Ｎ型通道並非常見」一點而言：訴願機關既然認為Ｐ雜質同時滲入至Ｐ型和Ｎ型通道並非常見，則本案有關涉及Ｐ雜質同時滲入至Ｐ型和Ｎ型通道的申請專利範圍第四項（獨立項），當然具有進步性。
就上述訴願決定之⑹「訴願書所舉兩件美國專利，係屬特例」一點而言：須知該二美國專利案適可證明Ｐ型雜質同時滲入Ｐ型和Ｎ型通道具有產業之利用性，自不應以特例視之。否則原告再舉多少案例，訴願機關均可以說係屬特例，實難稱合理。
㈢關於訴願決定所稱：「系爭案二作用層（第一、二作用層分別為Ｐ型和Ｎ型），皆易於思及，不具進步性，因CMOS本來就需要二層才能互補」乙節。
原告認為訴願機關亦如被告並未深入了解本案之技術內容，因為「二作用層」並非本案之技術特徵，此點在本案說明書及申請專利範圍中，可清楚看出。因此以非本案特徵之裝置或構件，而稱本案之製法「易於思及」，實難謂認定事實無錯誤。
㈣關於對原告之訴願理由指稱初審引證資料附件三係有關多晶矽Ｐ通道MOSFT之運
用，無關於CMOS電路裝置一事，訴願決定辯稱：「CMOS係由二個MOSFET組成，兩者易於聯想，系爭案相較於初審引證資料附件三自不具進步性」乙節。
原告認為訴願機關亦如被告並未深入了解本案之技術內容，因為「二作用層」並非本案之技術特徵，此點在本案說明書及申請專利範圍中，可清楚看出。因此以非本案特徵之裝置或構件，而稱本案之製法「不具進步性」，實難謂認定事實無錯誤。
習知技術之問題。
㈠一般習知之CMOS（互補金屬氧化物半導體）之結構，係如左列圖１所示。圖１之
左半邊為一Ｎ通道TFT，右半邊係為一Ｐ通道TFT。標號103與104為主動層，其上層覆蓋一閘極絕緣膜（熱氧化膜）105。標號106與107為施加電壓用的閘極。另外源極109與110，以及由Ｎ通道TFT與Ｐ通道TFT所共用之汲極111，皆用以施加電壓，藉由閘極-源極電壓（VGS），以及汲極-源極電壓（VDS）的電壓差，而影響主動層103與104中之多數載子，而有歐姆區作為開關，飽和區作為電流控制之功用。
圖１㈡由於晶矽膜之反應時間較非晶矽膜為快，因此主動層近來係以晶矽膜製作，以加
快反應時間。但是以晶矽膜作為主動層之材質，則如左列之圖２所示，使得Ｎ通道TFT之特性曲線13向左偏移（即起始電壓變小），Ｐ通道TFT之特性曲線114亦向左偏移（即起始電壓變得更加為負），使得Ｎ通道TFT與Ｐ通道TFT等兩者之起始電壓差距變大，根本無從縮短兩者之起始電壓差距，因而無法改進操作速度。這樣的結果，對於增強型場效之CMOS電晶體，需要以閘極-源極電壓（VGS）為零而起始的CMOS裝置，將產生反應時間延長之缺點。因此，上述之習知技術的缺點，乃成為此行業界所急於解決課題。
圖２本發明之特徵與功效。
㈠本發明之特徵，係如本案申請專利範圍第一項及第三項所述：
⒈本件系爭案係關於一種製造CMOS半導體裝置之方法，其主要特徵在於，於作用層
被熱氧化處理之前（即，於該作用層之上方處，形成氧化膜之前），將屬於Ｐ型（例如硼）之雜質，只予以摻入至Ｐ通道半導體裝置之作用層中，而不摻入至Ｎ通道半導體裝置之作用層中（請注意，此時該作用層之上方處，仍未形成任何Ｐ通道半導體裝置及任何N通道半導體裝置）；之後，經由熱氧化處理而在該作用層上形成氧化膜（在此製程之後，才在該氧化膜上形成Ｐ型半導體裝置及Ｎ型半導體裝置），該熱氧化處理對於作用層中雜質之濃度分佈，有其特定之模組型態，即，使得該Ｐ型半導體下之主動層之主表面之極近處中之主動層之主表面之該Ｐ型雜質元素濃度連續之減少（請注意，在執行此熱氧化處理時，作用層及氧化層上之Ｐ型半導體裝置及N型半導體裝置皆尚未形成）。藉此，以精確的控制起始電壓，而達到Ｐ型半導體裝置及Ｎ型半導體裝置之起始電壓較為接近，以減少施加於閘極之電壓，在高可靠度下可減少功率消耗。
⒉申請專利範圍第一項，係請求「一種製造半導體裝置的方法」，包括以下步驟：
第一步驟：於基底之表面上，形成第一主動層（在後續熱氧化處理之後，形成Ｐ
通道）及第二主動層，這些主動層皆由晶矽膜所構成；第二步驟：僅在第一主動層中加入Ｐ型雜質（注意：此時尚未進行熱氧化處理）
；第三步驟：將該第一主動層及第二主動層予以熱氧化，以使該雜質滲入第一主動
層之熱氧化膜（即，閘極絕緣膜）；第四步驟：因而該Ｐ型雜質元素在越接近靠熱氧化膜之表面係連續的減少；第五步驟：以精確控制起始電壓。
⒊本案申請專利範圍第三項，與該第一項不同處，僅在於特別強調第二主動層不含有該Ｐ型雜質。
㈡本發明藉由上述之建構，可巧妙使CMOS之Ｐ通道TFT的特性曲線向右偏移（由習
知之03特性曲線，向右偏移成本發明之602特性曲線，如下列圖３所示。按此圖３原為本案原說明書第６圖。其中601則為Ｎ通道TFT的特性曲線），並使該CMOS之Ｎ通道TFT與Ｐ通道TF的起始電壓差異縮短，而加速操作速度，且用於閘極之電壓量將可減少，有效減低耗電量。
圖３本發明與被告之引證資料在製法上之比較。
㈠引證資料附件一係有關多晶矽MOSFET之不正常漏電流之控制。其結構如下列圖４
所示。由該結構可清楚看出，其並無製程之描述，被告在訴訟答辯書中亦承認其非製程，顯示該引證資料附件一與CMOS電路裝置無關。甚至亦無關於「滲入Ｐ型雜質」及「熱氧化處理」。更無「通道滲入雜質」的任何敘述。可說是與本案之製法無關。
圖４㈡引證資料二係多晶矽薄膜之反向﹨累增模式之說明，其雖亦可稱為CMOS電路，但
因其係在熱氧化處理形成氧化膜之後，才將硼元素滲入至Ｎ通道及Ｐ通道兩者之主動層中，與本發明係在熱氧化處理之前，即將Ｐ型雜質滲入至Ｐ通道主動層，然後才執行熱氧化處理形成氧化膜，以精確控制主動層之Ｐ型雜質濃度的製法，顯然不同。
引證資料附件二之製法的缺點，乃是將使Ｎ通道曲線向左偏移，Ｐ通道亦向左偏移，而無法縮短起始電壓之差距，根本無從改進操作速度，無法具有如本發明之加速操作速度，以及用於閘極之電壓量將可減少，而有效減低耗電量等功效。其結構則如下圖５所示。
圖５㈢引證資料附件三，係多晶矽Ｐ通道MOSFET之應用，無關於CMOS電路裝置，且其亦
係在熱氧化處理之後，才將硼（Ｐ雜質）滲入至「多晶矽層」中，與本發明係在熱氧化處理之前，即將Ｐ型雜質滲入至Ｐ通道主動層，然後才執行熱氧化處理形成氧化膜，以精確控制主動層之Ｐ型雜質濃度的製法不同。
顯然的，引證資料三無法能夠如本發明精確控制在多晶矽層中之硼元素濃度，不具有如本發明之加速操作速度，以及用於閘極之電壓量將可減少，而有效減低耗電量等功效。其結構圖如下圖６所示。
圖６本發明具備進步性之理由。
㈠如上所述，一般習知CMOS技術之缺點，乃在於其CMOS之Ｎ通道TFT與Ｐ通道TFT兩
者之起始電壓差距大，因此反應時間延長，以致操作速度慢，使得用於閘極之電壓量無法減少，耗廢電量大。本發明之製法，則能使CMOS之Ｎ通道TFT與Ｐ通道TFT兩者之起始電壓差距變小，從而去除習知技術之缺點，因此可改進操作速度，使得用於閘極之電壓量將可減少，而有效減低耗電量。
依據被告出版之專利審查基準第1-2-21頁，記載具有「顯然的進步」即具有進步性；並定義「顯然的進步」係指申請專利之發明克服先前技術中存在的問題或困難性而言，通常表現於功效上。今本發明之製法既能克服習知技術之缺點，並在功效上，表現具有改進操作速度，用於閘極之電壓量將可減少，並有效減低耗電量之功效，可見本發明之製法具有進步性，不是熟習該項技術者所能輕易完成者。
㈡又如上所述，可知被告之引證資料，皆僅係揭示多晶矽的應用，並無如本發明之
在熱氧化處理前加入Ｐ型雜質，使該雜質滲入第一主動層的熱氧化膜，並且該雜質元素在越接近靠熱氧化膜之表面係連續的減少，以精確控制起始電壓的製法特徵，故由該等引證資料實無法能輕易思及本發明之之製法順序及特徵。況且要將雜質摻入以達成特定之目的，對於熟知此技藝者皆知，需考慮⑴使用何種雜質之摻入，是Ｐ型雜質或是Ｎ型雜質；⑵何時摻入，是在氧化層形成之前，或是之後摻入；⑶摻入之構成濃度及分佈應如何。而這些考慮點，皆需配合半導體裝置之目的而實施，並非可以隨便摻入者。由此亦可知本發明並不是熟習該等引證資料之技術者所能輕易完成者。
㈢再觀諸引證資料附件一、二、三的出版年代，依序分別為西元一九八五年、一九
八八年、一九八三年，其與本案申請日之年代為西元一九九七年（民國八十六年）所相距之年數，最短者亦有九年。其中所謂能教導如何得到MOSFET電流電壓特性之引證資料附件一，其所相距之年數，則有十二年之長。這在近代半導體裝置發展迅速，日新月異之下，如說本發明為熟習該等引證資料的技術者所能輕易完成者，則依情依理，早應為他人所發明而使用，不可能留待本發明人去發明。故從上述之年數相距等之客觀事實，依據經驗法則及論理法則，亦可見本發明確非為熟習該引證資料的技術者所能輕易完成者。
關於被告在訴訟答辯書中，談及摻雜Ｎ型半導體乃增加電子數目減少電洞數目，而歸結云：
「故Ｐ型雜質摻入Ｎ型半導體須另有目的，否則對半導體特性而言，意義不大，即雜質同時摻入至Ｐ型和Ｎ型通道並非常見，訴願書所舉兩件美國專利案，係屬特例。」乙節，無非出於對本發明之誤解而說的話。原告於此再次強調，本發明所欲克服之習知技術問題，係為：「由於一般習知之CMOS技術，導因於Ｎ通道TFT的臨界電壓（驅動電壓）及Ｐ通道TFT的臨界電壓之差異大，而產生的輸出電壓偏差大，係造成操作速度降低或CMOS電路故障之原因」。因此，本案主要係為「控制CMOS中Ｐ通道中硼元素之精確量，而達成控制臨界電壓」而發明的。因此，本發明之目的顯然與引證資料二、三不同，故在具體之技術內容與製程上，亦因而與引證附件資料二、三殊異。
又被告所說之「雜質同時摻入至Ｐ型和Ｎ型通道並非常見」乙事，本來與本案之發明無關，此事只要參照本案申請專利範圍第一項之內容即明。只是原告為了證明被告之上述說法是錯誤的，乃在訴願書中隨手舉該兩件美國專利案為證，以證明雜質同時摻入至Ｐ型和Ｎ型通道是常見的事實，實際上該兩件美國專利案並非如被告所言屬於特例，因為在半導體行業中，此乃是在半導體處理過程中，經常如此為之的行為。
由被告答辯狀附件甲所示之製程模型，熱氧化製程 (b)顯然係在製程 (d)Ｐ通道
滲入Ｐ型雜質之前，並無所謂「上述技術內容告訴我們熱氧化在Ｐ型雜質滲入Ｐ通道之前和之後」之情形，應注意，製程 (j)閘極熱氧化層係為閘極之熱氧化處理，而非作用層之熱氧化處理，由此可知，被告機關又產生一混淆。
初審附件三，並無關於CMOS電路裝置，且，其係在熱氧化處理之後，而將Ｐ雜質滲入至多晶矽層中。
根據專利法第五十六條第三項「發明專利權範圍，以說明書所載之申請專利範圍
為準。必要時，得審酌說明書及圖式」，申請專利範圍中之第一及第二主動層可參考系爭案說明書第十二頁第三段以及第四段處之敘述而得到支持何者係Ｐ型或Ｎ型主動層。
系爭案之原理，經過多次言詞辯論，被告機關仍然不願意面對，該原理於說明書
第十一頁至十八頁有清楚之說明，特別是，在第十四頁有對於雜質擴散原理之清楚說明。原告在本次之言詞辯論中，有兩大理由：
㈠被告始終認為系爭案之技術特徵係為一般CMOS之雜質滲雜，而錯估系爭案之進步
性；㈡被告始終認為系爭案之雜質分佈情形不可實施。
事實上，以上兩情形乃一體兩面，意即，由於被告不瞭解系爭案之特徵，因此認為不可實施。
被告於審定階段、訴願階段以及行政訴訟之準備程序中，始終認為系爭案與一般
CMOS製程一樣，事實上，系爭案係在一般製程CMOS步驟（即如被告九十一年十二月十九日所提出之CMOS製程模型）之前，於Ｐ作用層中滲入Ｐ雜質，藉此，以將作用層表面處越接近表面其Ｐ雜質濃度越低（請參見系爭案說明書第十四頁所說明濃度分佈），以精確控制起始電壓。
綜上所陳，可見被告論定本案之發明為熟習該引證資料之技術者所能輕易完成，
實出於其在閱讀本案說明書後，基於"後見之明"對本發明之進步性作成偏低之評斷，而其之此"後見之明"的評斷，實際上亦與客觀事實不合，自難謂原處分及維持原處分之訴願決定無違法之處，請判決如訴之聲明。
乙、被告主張之理由：系爭案係藉由控制滲入通道區之Ｂ元素，以精確控制臨界電壓，其基本特性在於
藉在Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式，而精確控制在通道區中的Ｐ型雜質；惟其製程與初審引證資料附件二及附件三（初審引證資料附件一並非製程，但能教導如何得到較好的MOSFET電流電壓特性）所使用含Ｐ型通道的薄膜電晶體相似，自屬運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成者。另系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，為易於思及者，蓋將Ｐ型雜質摻入半導體之目的，在增加電洞的數目，同時減少電子的數目（因為電洞的數目和電子的數目的乘積固定），因此，摻雜Ｐ型雜質進入Ｐ型半導體乃易於思及（因為Ｐ型半導體的電洞數目比電子數目多），若將Ｐ型雜質摻入Ｎ型半導體，則未摻入Ｐ型雜質的Ｎ型半導體的電子數目比摻入後的Ｎ型半導體的電子數目還多（摻雜Ｎ型半導體乃增加電子數目減少電洞數目），即失去摻雜的目的，故Ｐ型雜質摻入Ｎ型半導體須另有目的，否則對半導體特性而言，意義不大，即Ｐ雜質同時摻入至Ｐ型和Ｎ型通道並非常見。又系爭案二作用層（第一、二作用層分別為Ｐ型和Ｎ型），皆易於思及，不具進步性，因CMOS本來就需要二層才能互補。至於起訴理由稱初審引證資料附件三係有關多晶矽Ｐ通道MOSFET之運用，無關於CMOS電路裝置，按CMOS係由二個MOSFET組成，兩者易於聯想，系爭案相較於初審引證資料附件三自不具進步性。
系爭案所提的技術係藉由控制滲入通道區之Ｐ型雜質量，以精確控制臨界電壓，
其基本特性在於藉由Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式，而精確控制在通道區中的Ｐ型雜質（見八十九年八月修正本第一項獨立項第五行至第六行，其清楚說明「該雜質元素併入形成於該第一主動層的表面上之熱氧化層」），並非Ｐ型雜質不在熱氧化層。
初審引證資料附件二圖一之製程為先熱氧化層，再Ｎ通道或Ｐ通道主動層，再熱
氧化層，初審引證資料附件三為Ｐ型雜質滲入Ｐ通道區在氧化層形成之後。又見本次答辯提出附件甲「Microelectronics：Processing and Dcvice Design」（西元一九八○年出版），在第十九頁圖一─十三CMOS製程所示 (a)基材 (b)熱氧化(c)做Ｐ通道模型 (d)Ｐ通道滲入Ｐ型雜質 (e)做Ｐ通道源極和汲極模型 (f)Ｐ通道的源極和汲極擴散 (g)做Ｎ通道源極和汲極模型 (h)Ｎ通道源極和汲極擴撒(i)做閘極模型 (j)閘極熱氧化層 (k)做接觸 (e)金屬化和模型定義。上述技術內容告訴我們熱氧化在Ｐ型雜質滲入Ｐ通道之前和之後，在半導體製程為常用的手段，且積體電路製程比系爭案所提更為複雜。故系爭案為運用習知知識和技術，而為熟於該項技術者所能輕易完成者，不具進步性。行政訴訟補充理由狀第六頁第五圖即初審引證資料附件二，很明顯的Ｐ通道主動層，夾在二個熱氧化層（SiO2）中間，並非熱氧化層形成後，才將硼元素滲入至Ｎ通道或Ｐ通道兩者之主動層後，就算完成。
原告八十九年八月所提申請專利範圍第一項及第四項獨立項均說明「於基底的絕
緣表面上形成第一及第二主動層」，第一和第二主動層可分別為Ｐ通道和Ｎ通道，或是相同，即第一主動層可為Ｐ通道或Ｎ通道，接著提及第一主動層包含可造成Ｐ型導電之雜質元素，即Ｐ型雜質摻入至Ｐ型或Ｎ型半導體，若將Ｐ型雜質滲入Ｎ型半導體，則為滲入Ｐ型雜質的Ｎ型半導體之電子數目比摻入前的Ｎ型半導體的電子數目少（因為Ｎ型半導體的電子數目比電洞數目多很多），即失去滲雜的目的。蓋Ｎ型半導體內的電子數目為多數 (Majority)，電洞的數目為少數(Minority)，Ｐ型半導體內電洞的數目為多數，電子的數目為少數，摻雜雜質的目的為使多數的數目愈多，（即Ｎ型的電子數目增加，或Ｐ型的電洞數目增加），今原告在Ｎ型半導體內摻入Ｐ型雜質，則將減少Ｎ型半導體的電子數目，如此，在原來的Ｎ型半導體內的Ｎ型雜質就不必摻入那麼多，既可節省原先Ｎ型雜質的摻入時間，又省了後續Ｐ型雜質的摻入步驟，因此，Ｎ型半導體內摻入Ｐ型雜質必有其他目的，否則其意義不大。
補充理由狀第八頁最後一行半導體製程已進入積體電路 (IC)，超積體電路(VLSI
)，其製程遠比系爭案複雜很多，而原告仍在就一，二十年前的半導體元件製程提出發明申請。
申請專利範圍第一項第八到十行「雜質濃度分佈於深度方向朝著第一主動層的主
表面之極近處中該第一主動層的主表面連續地減少」。查雜質摻雜乃依擴散定律由高濃度流向低濃度，即J= -D ，此處J為流通量密度，D為擴散係數，C為雜質濃度，X為雜質位置，凡學過擴散的人易於思及。並非原告在庭上所稱可以由低濃度流向高濃度。
綜上所述，被告原處分並無違法，請駁回原告之訴。
理 由
一、本件被告之代表人原為陳明邦，九十一年九月九日變更為蔡練生，茲由其具狀聲明承受訴訟，核無不合，應予准許，先為敍明。
二、按「行政機關就該管行政程序，應於當事人有利及不利之情形，一律注意。」、「行政機關為處分或其他行政行為，應斟酌全部陳述與調查事實及證據之結果，依論理及經驗法則判斷事實之真偽，並將其決定及理由告知當事人。」行政程序法第九條及第四十三條分別定有明文。故行政機關為處分或其他行政行為前，自應於當事人有利及不利之情形，一律注意，並斟酌其全部陳述與調查事實及證據之結果，依論理及經驗法則認定事實，如為當事人不利之處分，即應將其得心證之理由完整告知當事人，始符合行政程序法所揭示之公正、公開與民主原則及增進人民對行政之信賴之立法目的。次按「發明經審查認為無不予專利之理由時，應予專利，並應將申請專利範圍及圖式公告之。」、「申請案經審查後，應作成審定書送達申請人或其代理人。經審定不予專利者，審定書應備具理由。」專利法第三十九條第一項、第三十八條第一項、第二項。所謂不予專利之理由，就申請發明專利而言，應係指該申請案有具體事由足認違反同法第四條、第十九條至第二十一條、第二十二條第三項或第四項、第二十七條、第五條或第三十條之規定（同法第四十一條第一項參照），故不予專利之核駁審定書應具體指明不予專利之理由，俾申請人得依其核駁之理由提起行政救濟，如其理由空泛、未針對申請專利範圍論駁，或認定事實未指明其所依憑之證據，即屬理由不備；如其核駁理由違反論理法則，或認定事實與其所憑之證據資料不相適合，即屬理由矛盾，均難謂為適法之處分。
三、查系爭第00000000號「半導體裝置及其製法」發明專利申請案，被告認其主要特徵包括下列步驟：於基底的絕緣表面上形成第一及第二主動層，該第一及第二主動層均由結晶半導體膜形成，僅使該第一主動層包含可造成Ｐ型導電之雜質元素，及使該第一及第二主動層接受熱氧化製程，以使該雜質元素併入形成於該第一主動層的表面上之熱氧化物膜中，其中該雜質元素的濃度分布於深度方向上朝著該第一主動層的主表面之極近處中的該第一主動層的主表面連續地減少，及其中餘留在該第一主動層的主表面之極近處中的該雜質元素係用以控制臨界電壓。並以系爭案之製程與初審（八十七年五月七日（八七）台專（伍）０四０五０字第一一四五０一號專利異議審定書）引證資料附件一至三（1985年「Anomalous Leakage Current in LPCVD Polysilicon MOSFET'S」、1988年「Inversion/ Accumulation-Mode Polysilicon Thin-Film Transistors:
Characterization and Unified Modeling」及1983年「p-Channel MOSFET's inLPCVD Polysilicon」等三份文獻）使用含Ｐ型通道的薄膜電晶體相似，為運用申請前之習知知識和技術，而為熟習該項技術者所能輕易完成者；又系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，及二作用層（第一、二作用層分別為Ｐ型和Ｎ型），均屬易於思及者，蓋很少將Ｐ型雜質滲入Ｎ作用層，除非另有特殊目的，而CMOS本來就需要二層才能互補等理由，而為應不予專利之處分。原告不服，提起訴願，舉美國第0000000號及第0000000號專利為證，主張將Ｐ雜質同時滲入至Ｐ通道及Ｎ通道係屬常見者，而系爭案以「由晶矽膜所構成之第一主動層及第二主動層；僅在第一主動層中加入Ｐ型雜質；將該第一主動層及第二主動層予以熱氧化，使該雜質滲入第一主動層之熱氧化膜；該雜質元素在越接近靠熱氧化膜之表面係連續的減少；以精確控制起始電壓。」之方式，解決習知技術中Ｎ通道TFT與Ｐ通道TFT之起始電壓很大的差距，而延緩了CMOS之反應時間之問題，並使用於閘極之電壓量將可減少，有效減低耗電量，故系爭案具有「顯然的進步」，而應准予發明專利等情。訴願決定意旨以系爭案係藉由控制滲入通道區之Ｂ元素，以精確控制臨界電壓，其基本特性在於藉由Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式，而精確控制在通道區中的Ｐ型雜質；惟其製程與初審引證資料附件二及附件三（初審引證資料附件一並非製程，但能教導如何得到較好的MOSFET電流電壓特性）所使用含Ｐ型通道的薄膜電晶體相似，自屬運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成者。另系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，為易於思及者，蓋將Ｐ型雜質摻入半導體之目的，在增加電洞的數目，同時減少電子的數目（因為電洞的數目和電子的數目的乘積固定），因此，摻雜Ｐ型雜質進入Ｐ型半導體乃易於思及（因為Ｐ型半導體的電洞數目比電子數目多），若將Ｐ型雜質摻入Ｎ型半導體，則未摻入Ｐ型雜質的Ｎ型半導體的電子數目比摻入後的Ｎ型半導體的電子數目還多（摻雜Ｎ型半導體乃增加電子數目減少電洞數目），即失去摻雜的目的，故Ｐ型雜質摻入Ｎ型半導體須另有目的，否則對半導體特性而言，意義不大，即Ｐ雜質同時摻入至Ｐ型和Ｎ型通道並非常見，訴願書所舉兩件美國專利案，係屬特例；又系爭案二作用層（第一、二作用層分別為Ｐ型和Ｎ型），皆易於思及，不具進步性，因CMOS本來就需要二層才能互補。至訴願理由稱初審引證資料附件三係有關多晶矽Ｐ通道MOSFET之運用，無關於CMOS電路裝置乙節，按CMOS係由二個MOSFET組成，兩者易於聯想，系爭案相較於初審引證資料附件三自不具進步性等理由，駁回其訴願。原告猶不服，提起行政訴訟，主張理由如事實欄所載。
四、本院查：㈠按「發明專利權範圍，以說明書所載之申請專利範圍為準。必要時，得審酌說明
書及圖式」，專利法第五十六條第三項定有明文。故被告審查專利申請案可否准予專利時，係就該案之「申請專利範圍」所記載各請求項，各別審查其是否符合專利要件，以決定可否給予專利保護。因此被告發佈施行之專利審查基準，有關「判斷進步性之基本原則」亦規定第一點：「判斷進步性時，應依據申請專利範圍之請求項所載發明，判斷有無專利法第二十條第二項之規定情事，如有則不具進步性，如無始具有進步性」、第二點：「申請專利範圍之請求項有二項以上時，應就每一請求項各別判斷其進步性」。系爭「半導體裝置及其製法」發明在被告作成再審查核駁審定前，於八十九年八月二日修正後剩餘之申請專利範圍，共有十項，其中僅第一、三、四等項為獨立項，其餘各項為各該獨立項之附屬項。第一項係請求「製造半導體裝置的方法」，第三、四等項係請求「製造CMOS半導體裝置的方法」（按CMOS係Complementary Metal Oxide Semiconductor之簡寫，中譯名為互補式金氧半導體）。亦即，在八十九年八月二日修正後之系爭案申請專利範圍，僅請求製造方法專利，而不再請求裝置專利。惟查被告對本案之審查，並未針對系爭案「申請專利範圍」所載各請求項逐一指出不予專利的理由，而只是以籠統概括性的理由謂：「本案所提的技術藉由控制滲入通道區之Ｐ型雜質量，以精確控制臨界電壓，其基本特性在於藉由Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式，以精確控制在通道區中的Ｐ型雜質。惟其製程如初審附件一至三中使用含Ｐ型通道的薄膜電晶體相似，雖然其目的不同，但本案確為運用申請前的習知知識和技術，而為熟於該項技術者所能輕易完成者，不具進步性。申復書將申請專利範圍第一至第十二項刪除。而辯駁本案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，此易於思及，很少將Ｐ型雜質滲入Ｎ作用層，除非另有特殊目的，而本案二作用層（第一、二作用層分別為Ｐ型和Ｎ型），此易於思及，概CMOS本來就需要二層才能互補。故申復理由不成立，本案仍不具進步性」云云，即予核駁，已難昭折服。
㈡系爭案申請專利範圍第一項，係請求「一種製造半導體裝置的方法」，包括以下步驟：
第一步驟：於基底的絕緣表面上形成第一主動層（在後續熱氧化處理之後，形成
Ｐ通道）及第二主動層，這些主動層均由結晶半導體膜所構成；第二步驟：僅在第一主動層中加入Ｐ型雜質（按此時尚未進行熱氧化處理）；第三步驟：將該第一主動層及第二主動層予以熱氧化，以使該雜質滲入第一主動
層之熱氧化膜；第四步驟：因而該Ｐ型雜質元素的濃度分佈於深度方向上朝著該第一主動層之主
表面之極近處中的該第一主動層的主表面連續地減少（即該Ｐ型雜質元素在越接近靠熱氧化膜之表面係連續的減少）；第五步驟：其中餘留在該第一主動層的主表面之極近處中的該雜質元素係用以控制臨界電壓（起始電壓）。
系爭案申請專利範圍第三項，與該第一項不同處，僅在於特別強調第二主動層不含有該Ｐ型雜質。
足見系爭案係關於一種製造CMOS半導體裝置之方法，其主要特徵在於，於作用層被熱氧化處理之前（即於該作用層之上方處，形成氧化膜之前），將屬於Ｐ型（例如硼）之雜質，只予以摻入至Ｐ通道半導體裝置之作用層中，而不摻入至Ｎ通道半導體裝置之作用層中（按此時該作用層之上方處，仍未形成任何Ｐ通道半導體裝置及任何Ｎ通道半導體裝置）；之後，經由熱氧化處理而在該作用層上形成氧化膜（在此製程之後，才在該氧化膜上形成Ｐ型半導體裝置及Ｎ型半導體裝置），該熱氧化處理對於作用層中雜質之濃度分佈，有其特定之模組型態，即使得該Ｐ型半導體下之主動層之主表面之極近處中之主動層之主表面之該Ｐ型雜質元素濃度連續地減少（按在執行此熱氧化處理時，作用層及氧化層上之Ｐ型半導體裝置及Ｎ型半導體裝置皆尚未形成）。藉此，以精確的控制起始電壓，而達到Ｐ型半導體裝置及Ｎ型半導體裝置之起始電壓較為接近，以減少施加於閘極之電壓，在高可靠度下可減少功率消耗。簡言之，系爭案之特徵乃在於「形成熱氧化膜之前，即將Ｐ型雜質滲入至通道區」，再「使該第一及第二主動層接受熱氧化製程，以使該雜質元素併入形成於該第一主動層的表面上之熱氧化物膜中」，並非非如原處分意旨所謂「藉由Ｐ型雜質自通道區，經吸收而進入熱氧化膜之方式」，由此可見，原處分所認定之事實與其所憑客觀證據資料不符，容有誤會。其進而以誤認之事情，推論系爭案不具進步性，自難謂為適法之判斷。
㈢引證資料附件一係有關多晶矽MOSFET之不正常漏電流之控制，其結構如事實欄原
告所列圖４所示（引自原處分卷二二四頁），由該結構可清楚看出，其並無製程之描述，訴願決定理由及被告在訴訟答辯書中亦承認其非製程，顯示該引證資料附件一與CMOS電路裝置無關，甚至亦無關於「滲入Ｐ型雜質」及「熱氧化處理」，更無「通道滲入雜質」的任何敘述，可說是與系爭案之製法無關。引證資料附件二係多晶矽薄膜之反向﹨累增模式之說明，其雖亦可稱為CMOS電路，但因其係在熱氧化處理形成氧化膜之後，才將硼元素滲入至Ｎ通道及Ｐ通道兩者之主動層中，與系爭案係在熱氧化處理之前，即將Ｐ型雜質滲入至Ｐ通道主動層，然後才執行熱氧化處理形成氧化膜，以精確控制主動層之Ｐ型雜質濃度的製法，顯然不同，此有如事實欄原告所列圖５可稽（引自原處分卷二一七頁）。引證資料附件三係多晶矽Ｐ通道MOSFET之應用，無關於CMOS電路裝置，且其亦係在熱氧化處理之後，才將硼（Ｐ雜質）滲入至「多晶矽層」中，與系爭案係在熱氧化處理之前，即將Ｐ型雜質滲入至Ｐ通道主動層，然後才執行熱氧化處理形成氧化膜，以精確控制主動層之Ｐ型雜質濃度的製法不同，此亦有如事實欄原告所列圖６可稽（引自原處分卷二○九頁）。被告補充答辯意旨亦承認「初審引證資料附件二圖一之製程為先熱氧化層，再Ｎ通道或Ｐ通道主動層，再熱氧化層，初審引證資料附件三為Ｐ型雜質滲入Ｐ通道區在氧化層形成之後」等情在卷，足見原處分意旨所謂：「系爭案之製程與初審引證資料附件一至三使用含Ｐ型通道之薄膜電晶體相似」云云，亦與其所憑客觀證據資料不符，其進而以此誤認之事情，推論系爭案「為運用申請前的習知知識和技術，而為熟於該項技術者所能輕易完成，不具進步性」云云，自難謂為適法之判斷。
㈣原處分意旨又稱「雖然其（指系爭案與引證資料附件一至三）目的不同，但本案
確為運用申請前的習知知識和技術，而為熟於該項技術者所能輕易完成者，不具進步性。」云云，惟查引證資料附件一、二、三的出版年代，依序分別為西元一九八五年、一九八八年、一九八三年，其與系爭案申請日之年代為西元一九九七年（民國八十六年）所相距之年數，最長者有十二年，最短者亦有九年。在近代半導體裝置發展迅速，日新月異之下，系爭案申請專利當時之技術水準如何？熟習該項技術者如何能運用九年以前之創作（習知知識和技術）輕易完成系爭發明？被告本應依據經驗法則及論理法則詳為論述，始能令人折服，然原處分核駁理由僅以「惟其製程如初審附件一至三中使用含Ｐ型通道的薄膜電晶體相似，雖然其目的不同，但本案確為運用申請前的習知知識和技術，而為熟於該項技術者所能輕易完成者」等寥寥數語，即推論系爭案不具進步性，其理由已屬不備。何況如上所述，被告之引證資料，皆僅係揭示多晶矽的應用，並無如系爭案在熱氧化處理前加入Ｐ型雜質，使該雜質滲入第一主動層的熱氧化膜，並且該雜質元素在越接近靠熱氧化膜之表面係連續的減少，以精確控制起始電壓的製法特徵，故由該等引證資料實無法能輕易思及系爭發明之之製法順序及特徵。且要將雜質摻入以達成特定之目的，對於熟知此技術者皆知，需考慮⑴使用何種雜質之摻入，是Ｐ型雜質或是Ｎ型雜質；⑵何時摻入，是在氧化層形成之前，或是之後摻入；⑶摻入之構成濃度及分佈應如何。而這些考慮點，皆需配合半導體裝置之目的而實施，並非可以隨便摻入者。由此亦可知系爭發明並不是熟習該等引證資料之技術者所能輕易完成者。又依被告發佈施行之專利審查基準第1-2-27頁「審查上應注意事項」第一項的記載：「進步性之審查，．．．，應確實依據引證資料所載之技術或知識，針對發明之技術內容，綜合發明之目的、功效，研判其是否克服選擇或結合之困難度，而獲得突出的技術特徵或顯然的進步，加以判斷」，可知發明之目的為判斷進步性之要素，被告既然明知系爭案與引證案之目的不同（按其手段上之方法步驟亦不同），又如何可以認系爭案為熟於該項技術者所能輕易完成者，不具進步性？由此可見，原處分核駁理由之推論，顯有矛盾。
㈤關於原處分理由中所謂：「很少將Ｐ型雜質滲入Ｎ作用層，除非另有特殊目的」
云云，究竟與其認定系爭案不具進步性有何關係？原處分核駁理由並未說明清楚，顯得相當突兀，其真義不明。惟就其字面意義而言，所謂「很少將Ｐ型雜質滲入Ｎ作用層，除非另有特殊目的」，可以理解為「具有特殊目的，才會將Ｐ型雜質滲入Ｎ作用層，否則很少有人會想到將Ｐ型雜質滲入Ｎ作用層」，而因系爭案申請專利範圍第四請求項既載明「一種製造CMOS半導體裝置的方法，於該CMOS半導體裝置中，Ｎ通道半導體裝置與Ｐ通道半導體裝置係互補地結合，該方法包括下述步驟：於基底的絕緣表面上形成第一及第二主動層，該第一及第二主動層均包括含有Ｐ型雜質的結晶半導體膜；：：」，似即表示系爭案中Ｐ型雜質也有滲入第二主動層（Ｎ作用層），則上述說法反而指明系爭案是基於特殊目的才想到的，並非易於思及，乃原處分理由竟又稱「此易於思及」，其論理顯有矛盾。惟系爭案申請專利範圍第三請求項既載明「該第一主動層包括含有Ｐ型雜質的結晶半導體膜，該第二主動層未含有該Ｐ型雜質」，為何於第四請求項又稱「該第一及第二主動層均包括含有Ｐ型雜質的結晶半導體膜」？其技術特徵是否包括「Ｐ型雜質滲入Ｎ作用層」？如是，此部分技術是否為習用知識？如果系爭案技術特徵不包括「Ｐ型雜質滲入Ｎ作用層」，則原處分理由提及「很少將Ｐ型雜質滲入Ｎ作用層」是何用意？又「很少將Ｐ型雜質滲入Ｎ作用層」，邏輯上並不能導出結論「Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜是常見的事」，為何原處分理由要將「本案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，此易於思及」與「很少將Ｐ型雜質滲入Ｎ作用層，除非另有特殊目的」串連敘述？凡此均未見被告加以審究論明，逕謂「而辯駁本案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，此易於思及，很少將Ｐ型雜質滲入Ｎ作用層，除非另有特殊目的」云云，實有未洽。
㈥系爭案之特徵既在「於形成熱氧化膜之前，即將Ｐ型雜質滲入至通道區」，再「
使該第一及第二主動層接受熱氧化製程，以使該雜質元素併入形成於該第一主動層的表面上之熱氧化物膜中」，並非訴求「CMOS需要二作用層才能互補」，已如前述，則原處分理由最後所謂：「本案二作用層（第一、二作用層分別為Ｐ型和Ｎ型），此易於思及，概（「蓋」之誤寫）CMOS本來就需要二層才能互補」云云，顯未瞭解系爭案之技術特徵所在，其以非系爭案特徵之裝置或構件，推論系爭案之製造方法為「易於思及」，自難謂為適法之判斷。
㈦系爭案之特徵在「於形成熱氧化膜之前，即將Ｐ型雜質滲入至通道區」，再「使
該第一及第二主動層接受熱氧化製程，以使該雜質元素併入形成於該第一主動層的表面上之熱氧化物膜中」，即係先將Ｐ型雜質滲入至作用層中，再將該第一主動層及第二主動層予以熱氧化，並非先使該第一及第二主動層接受熱氧化製程，再使Ｐ型雜質元素滲入至Ｐ作用層上之熱氧化膜，則上述訴願決定理由所謂「系爭案經由熱氧化製程而使Ｐ型雜質元素僅滲入至Ｐ作用層上之熱氧化膜，為易於思及，蓋將Ｐ型雜質滲入半導體之目的，在增加電洞之數目，同時減少電子之數目（因為電洞之數目和電子之數目的乘積固定），因此，滲雜Ｐ型雜質進入Ｐ型半導體乃易於思及」云云，亦未完全瞭解系爭案之技術特徵所在（似有斷章取義之嫌），其以非系爭案特徵之技術方法，推論系爭案之製造方法為「易於思及」，自難謂為適法之判斷。
㈧至於被告直到本件訴訟時始提出新引證資料─西元一九八○年出版之「
Microelectronics：Processing and Device Design」，主張在其中第十九頁圖一─十三顯示CMOS製程為 (a)基材 (b)熱氧化 (c)做Ｐ通道模型 (d)Ｐ通道滲入Ｐ型雜質 (e)做Ｐ通道源極和汲極模型 (f)Ｐ通道的源極和汲極擴散 (g)做Ｎ通道源極和汲極模型 (h)Ｎ通道源極和汲極擴撒 (i)做閘極模型 (j)閘極熱氧化層
(k)做接觸 (e)金屬化和模型定義等情，用以說明系爭案不具進步性云云，正彰顯原處分核駁理由引證資料不足（理由不備），且就上開新引證資料而言，核其製程亦係先熱氧化，再於Ｐ通道滲入Ｐ型雜質，與系爭案是先於Ｐ通道滲入Ｐ型雜質，再進行熱氧化處理，仍有不同，而其中製程 (j)閘極熱氧化層顯係為閘極之熱氧化處理，而非作用層之熱氧化處理，則被告主張由上述技術內容可知熱氧化在Ｐ型雜質滲入Ｐ通道之前和之後，在半導體製程為常用的手段云云，尚難採信。
五、綜上所述，原處分認事用法既有如上述之瑕疵，其所為不予專利之處分，自有可議，訴願決定未加糾正，仍援引其見解予以維持，亦有未洽，原告訴請將之一併撤銷，自無不合，應予准許。惟本件申請案尚待被告依本院前述判決意旨，重新調查審酌其是否符合專利要件，且為明瞭系爭案之技術特徵所在，依專利法第四十四條第一項規定，得依職權通知原告到局面詢，再為適法之處分。故原告請求判決命被告即作成核准系爭案專利權申請之審定，並未達全部有理由之程度，依行政訴訟法第二百條第四款規定意旨，原告僅在請求命行政機關遵照本院判決之法律見解對原告作成決定部分為有理由，其餘部分，不應准許，應予駁回。
據上論結，本件原告之訴為一部有理由，一部無理由，爰依行政訴訟法第二百條第四款、第一百零四條、民事訴訟法第七十九條但書，判決如主文。
中 華 民 國 九十二 年 一 月 九 日
臺北高等行政法院 第三庭
審判長 法 官 姜素娥
法 官 吳東都法 官 林文舟右為正本係照原本作成。
如不服本判決，應於送達後二十日內，向本院提出上訴狀並表明上訴理由，如於本判決宣示後送達前提起上訴者，應於判決送達後二十日內補提上訴理由書（須按他造人數附繕本）。
中 華 民 國 九十二 年 一 月 十 日
書記官 余淑芬